xix snptee ce bjl

7/25/2019 Xix Snptee Ce Bjl

1/8

(*) Rua Real Grandeza, 219 sala 1607.3 - Bloco C CEP 22283-900 Rio de Janeiro, RJ BrasilTel: (+55 21) 2528-4903 Fax: (+55 21) 2528-4857 Email: [email protected]

SNPTEESEMINRIO NACIONALDE PRODUO E

TRANSMISSO DEENERGIA ELTRICA

Verso 1.0XXX.YY

14 a 17 Outubro de 2007Rio de Janeiro - RJ

GRUPO XGRUPO DE ESTUDO DE SOBRETENSES E COORDENAO DE ISOLAMENTO - GSC

MODELAGEM DETALHADA DO COMPENSADOR ESTATICO DE BOM JESUS DA LAPA, COM CONTROLEDIGITAL, PARA ESTUDOS DE TRANSITORIOS ELETROMAGNTICOS COM O ATP

lvaro J. P. Ramos Germana L. P. Bastos Heinz Tyll Michael Bre

ANDESA SIEMENS AG

RESUMO

O CE Bom Jesus da Lapa representa uma gerao moderna de projetos de CE, com controle digital e funesespeciais que visam assegurar a melhor performance em qualquer condio operacional. As principais funes dosistema de controle so descritas e sua modelagem com os recursos do ATP so apresentadas.

O trabalho apresenta tambm simulaes de validao do modelo comparando os resultados com simulaesrealizadas com o painel de controle do prprio CE (antes de ser despachado para o campo) conectado a umRTDS que simula a rede eltrica e os eventos estudados.

PALAVRAS-CHAVE

Compensador Esttico-CE, Reator Controlador a Tiristor -TCR, Capacitor Chaveado a Tiristor-TSC, ControladorDigital-PI, Controlador de Estabilidade-HE

1.0 - INTRODUO

Os compensadores Estticos modernos tm-se mostrado uma alternativa eficiente para o controle transitrio datenso onde vrios recursos de controle disponveis o tornam capazes de assegurar uma performance muitoeficiente para qualquer configurao ou condio operacional graas as suas caractersticas de adaptao ascondies presentes do sistema.

A configurao do CE BJL mostrada na Figura 1. O CE BJL constitudo de dois TCR, um TSC e dois filtrossintonizados para harmnicos de ordem 5 e 7. Os TCR e TSC so conectados em delta e os filtros em Y noaterrado. Os TCR (Thyristor Controled Reactor) representam o meio tecnolgico de se obter uma susceptnciavarivel de forma rpida e contnua em termos de freqncia fundamental. Com um ngulo de disparo de 900oreator estar totalmente inserido e com 1800 estar totalmente fora. J o TSC representa capacitores shuntchaveados a tiristores de forma controlada e utilizando-se de recursos de sincronizao avanados que garantemmanobras de energizao com o mnimo de transitrios. Os filtros so fixos e esto sempre em operao.

A tecnologia de alocao dos elementos TCR e TSC permite uma operao contnua em toda a faixa operativa doCE nas condies normais ou nos denominados modos degradados quando alguns dos elementos estoindisponveis sem, porm tornar o CE indisponvel.


2/8

2

SVCU(LV)

TSC

LTSC

BJL50(HV)

CTSC

L1

C1

F1

L2

F2

C2

TCR1

LTCR

2

LTCR

2

TCR2

LTCR

2

LTCR

2

FIGURA 1 Configurao bsica do CE BJL.

2.0 - ESTRUTURA DO CONTROLE DO CE E DO MODELO DESENVOLVIDO

2.1 Estrutura Geral

As funes de controle do CE BJL so mostradas de forma simplificada na Figura 2, no modo de controleautomtico de tenso com base no voltage setpoint, Vref que pode variar na faixa de 0,95 a 1,05pu em degrausde 5kV.O ganho da malha de controle de tenso ajustado automaticamente pela unidade denominadaAutomatic Gain Adjustment (AGA) que passamos a designar como Controlador de ganho. Este ajuste realizado com base na potncia de curto circuito do barramento de Bom Jesus da Lapa. A potncia de curto

circuito estimada atravs de um recurso especial do CE que provoca um degrau de potncia reativa (QREG) nafaixa de 15-20Mvar e mede a variao de tenso resultante(Vact). Durante este processo o regulador de tensofica bloqueado momentaneamente por aproximadamente 250ms para garantir a preciso do processo. Caso umdistrbio seja detectado durante este processo, o regulador imediatamente desbloqueado e o processointerrompido.

VHV MEDIOV

MEDIOQIHV X

-

- +

VACT ReguladorPI

POD

DISPARO

SINCRONISMOControlador deEstabilidade

Controlador deGanho

TCR1

TCR2

TSC

ESTATISMO

VREF

FP1

FP2

+

Esquemas de Sub eSobretenso

FIGURA 2 Estrutura do Sistema de Controle do CE BJL.

2.2 Sistema de Medio, Estatismo e Filtragem

Consiste em todos os procedimentos de tratamento dos sinais de tenso e corrente instantneos para obtenodo valor medido da tenso (V__ACT) e da potncia reativa (Q__SVC) utilizados pra definio do erro de controle.O diagrama de blocos ilustrativo do sistema de medio mostrado na Figura 3. Os sinais de tenso e correnteobtidos de TP e TC so apropriadamente condicionados e, ainda na forma analgica, so filtrados atravs de um

filtro antialiasing de 400Hz antes de ser digitalizados. A digitalizao utiliza uma taxa de amostragem de 32amostras por ciclo de 60Hz, ou seja, 1920 amostras por segundo. No equipamento os filtros adaptam-se a


3/8

3

variaes de freqncia fundamental do sistema na faixa de 60+/-5Hz. No modelo ATP esta adequao no considerada.

O sinal de medio da tenso terminal representa uma mdia das magnitudes das trs tenses fase-terra no ladode 500kV na freqncia fundamental. O fabricante se refere a estas tenses pela designao VHV10, VHV20 eVHV30 correspondendo s fases A, B e C.

Para se obter o sinal V__ACT insensvel a harmnicos e que responda rapidamente as variaes das tenses do

sistema assegurando resposta rpida e estvel, so utilizados vrios filtros digitais no tratamento/transduo dastenses do sistema e a transformao (,) nos estgios finais de determinao de (V__ACT).

VB

FILTRO S

VC

FILTRO S

FILTRO S

UAB

UBC

UCA

, , , ,

V

V

V0

CLCULOMDULO

VMFILTRO S

V__ACT

VA

+

+

IA

VA

IBFILTRO S

FILTROATRASA 90

X

VB

FILTRO S

IC

VC

Q__SVC

0

+

FILTRO S

FILTRO S

FILTROATRASA 90

X FILTRO S

0FILTRO S

FILTRO S

FILTROATRASA 90

X FILTRO S

0FILTRO S

FIGURA 3 Sistema de medio de tenso (V__ACT).

2.3 Regulador, Controles Especiais, Alocao, Disparo e Bloqueios

A partir do valor medido V__ACT e do valor de referncia (V__REF), o regulador PI determina o valor de potnciareativa (B__REG) para a devida correo do erro de controle. Na verdade, (B__REG) representa a admitnciatotal vista do barramento 500kV em pu referido a 250MVA.

O ganho do regulador PI (KP__CE) definido pelo controlador de ganho (AGA) e depende tambm da eventualatuao do Controlador de Estabilidade. O diagrama de blocos ilustrativo do sistema de controle e dos bloqueiosdo CE BJL mostrado na Figura 3. Nesta Figura 3 a varivel (B__CON) representa a admitncia total vista dolado de baixa tenso (17,5kV) a ser alocada para os TCR1, TCR2 e TSC. O bloco alocador compreende a lgicaque garante para cada instante, uma definio apropriada de admitncia para cada TCR e TSC de modo que sejaassegurada a operao do CE com variao continua da susceptncia em toda a sua faixa operacional. Istosignifica que a energizao e desligamentos do TSC comandados pelo controle do CE no provocam variaesbruscas de admitncia do CE e, portanto de valores RMS de tenso do sistema. Definidos os valores desusceptncia dos TCR, o controle determina os ngulos de disparo necessrios que so passados para ossistemas de sincronismo e disparo responsveis para emitir os pulsos de disparo das vlvulas.


4/8

4

V__REF

V__ACT

Q__SVC

(LV)

-

-

SLOPE

PI

ESQUEMA DESOBRETENSO

HV e LV

ESQUEMA DESUBTENSO HV

COCALI CONZER

B__REG CLCULOBSVC

CONTROLADORDE

ESTABILIDADE

CONTROLADOR DEGANHO

SINCRONISMO EDISPARO


+

UAB

UBC

UCA

VB VCVA VB VCVA

UVLVOR

CONZER

R1_BL

C1_BL

TCR1


R2_BL

TCR2

(HV)

TSC

(HV)

B__CON ALOCADORSUSCEPTNCIA

LGICASUBTENSO

LV

UAB

UBC

UCA

(LV)

COCALI OR

R1_BL

R2_BL

C1_BL

UVLVOR

UVLVMP

B_TCR1

B_TCR2

C1ONOF

HEREGA

UAB UBC UCA

UAB UBC UCA

UAB UB C UCA

FIGURA 3 Regulador de Tenso (PI), Controlador de Estabilidade, alocador de susceptncia e bloqueios.

2.4 Controlador de EstabilidadeReduz o ganho do PI quando da ocorrncia de instabilidade associada interao do controle do CE com osistema, casos comuns quando ocorre uma sbita reduo de potncia de curto circuito no ponto de conexo doCE. Este fenmeno de instabilidade de controle de CE, que apontado e analisado na referncia [03], semanifesta em freqncias acima de 4Hz. Por esta razo o sistema de deteco e reduo de ganho ativadoquando se observam oscilaes de freqncia superior a 4Hz no sinal de sada do regulador PI. O Controlador deEstabilidade atua reduzindo o ganho em degraus sucessivos de 80% realizados pela varivel HEREGA.

CORRENTES NO TCR1(FASES AB,BCE CA) TENSES BARRA 500KVDE BOM JESUS DA LAPA(FASES A,B,C)

(file cemod4_08.pl4; x-v ar t) c:TCR1R -TCR1RS c:TCR1S -TCR1ST c:TCR1T -TCR1TR0.2 0.3 0.4 0.5 0.6 0.7[s]-5000

-2500

0

2500

5000[A]

(file cemod4_08.pl4; x-var t) t: SVCOR t: SVCOS t: SVCOT0.2 0.3 0.4 0.5 0.6 0.7[s]-600

-300

0

300

600*103

FATOR DE REDUO DE GANHO (PU)DO CONTROLADOR TENSO BJL500KVMEDIDA INTERNAMENTE AO CONTROLADOR

(file cemod4_08.pl4; x-var t) t: HEREGA0.2 0.3 0.4 0.5 0.6 0.7[s]

0.0

0.5

1.0

(file cemod4_08.pl4; x-var t) t: V__ACT0.25 0.34 0.43 0.52 0.61 0.70[s]

0.6

0.8

1.0

1.2

1.4

FIGURA 4 Simulao com ATP: Ocorrncia de instabilidade do controle do CE com a rede eltrica.

A Figura 4 mostra oscilaes acima de 4Hz resultantes da abertura das linhas B. Jesus da Lapa Rio das guase B. Jesus da Lapa Ibicoara 500kV sem ocorrncia de defeitos forando o Controlador de Estabilidade a reduzir oganho do CE para 32% do valor inicial para eliminar as oscilaes. Nesta ocorrncia, a potncia de curto circuitotrifsica em BJL 500kV sofre uma reduo de 3260MVA para 410MVA.

2.5 Esquema de Subtenso HV e LV

Sob certas condies de subtenso medidas no lado de alta tenso (500kV) do CE, o esquema de subtenso,UBS-HV, anula a sada do regulador PI (B__REG) quando qualquer das tenses fase-terra ou fase-fase ficamabaixo de 85% do valor nominal (500kV). O esquema realiza o reset quando todas as tenses acima referidastornam-se superiores a 90% do valor nominal. Estes valores so ajustveis em funo das necessidades dosistema.

O esquema de subtenso relativo ao lado de baixa tenso (17,5kV), UBS-LV, atua quando a tenso fase-fase noLV em pelo menos uma das fases torna-se inferior a 25% do nominal (17,5kV). O valor de reset 30%. Quandoeste esquema atua, os TCR e o TSC so bloqueados, isto , as respectivas vlvulas de tiristores no so

permitidas de disparar visto que, nestas condies, no h garantia de que ocorra um disparo correto. Quando o


5/8

5

TCR1 ou TCR2 bloqueado, a varivel R1__BL ou R2__BL assume o valor zero. O bloqueio do TSC ocorrequando a varivel C1__BL torna-se zero.

2.6 Esquema de Sobretenso HV e LV

O esquema de sobretenso HV, OBS-HV, atua quando a tenso fase-terra em qualquer fase torna-se superior a120%. O esquema tem reset quando a mxima tenso entre as fases torna-se inferior a 115%.

O esquema de sobretenso LV, OBS-LV, atua quando a tenso fase-fase em qualquer das fases torna-sesuperior a 120,7%. Ambos os esquemas de sobretenso atuam limitando o CE em 36Mvar e bloqueando odisparo do TSC.

2.7 Sistemas de Sincronismo e Disparo dos TCR

No modelo/ATP os sistemas de sincronismo e disparo dos tiristores dos TCR so representados em elevado nvelde detalhes o que garante uma boa fidelidade do mesmo. Entretanto as compensaes existentes noequipamento real para casos de variao de freqncia fundamental do sistema no so consideradas no modelo.

O sistema de sincronismo e disparo define os pulsos para os TCR com base na informao de susceptnciadefinida a cada instante pelo regulador e pela lgica de alocao de susceptncia, necessria para a correo datenso. As tenses de sincronizao medidas no barramento 17,5kV so filtradas para evitar que componentesharmnicas perturbem a preciso do disparo dos tiristores. As tenses filtradas tm as fases devidamentecompensadas.

2.8 Sistemas de Sincronismo e Disparo do TSC

O sistema de sincronismo e disparo do TSC recebe o comando do sistema de controle atravs da varivelC1ONOF que tem o nvel lgico 1 quando o TSC deve ser ligado.

O sincronismo do TSC se baseia nas tenses das trs fases aplicadas s vlvulas de tiristores. O pulso de disparode comando do fechamento da vlvula de tiristores ocorre no momento em que a tenso da vlvula passa porzero. Em alguns casos em que o capacitor do TSC est previamente carregado, as tenses das vlvulas podemno cruzar o zero dependendo da magnitude da tenso do capacitor. Nestes casos o disparo realizado quando ovalor absoluto das tenses atinge um valor mnimo. Quando o valor absoluto da tenso mnima superior a 1,5pua energizao do TSC bloqueada para evitar stress excessivo sobre a vlvula. Esta situao ocorre quando ocapacitor/TSC est previamente carregado com tenso elevada resultante devido a sobretenso transitria dosistema.

A Figura 5 mostra as formas de onda de tenso e corrente na vlvula, fase CA por ocasio da energizao doTSC com o capacitor previamente descarregado. Como se sabe, mesmo com a manobra realizada na passagemda tenso por zero, no se evita o transitrio como indicado na forma de onda da corrente(Figura 5, a direita).

TENSO NA VLVULA FASE CA(OU TR) CORRENTE NA VLVULA FASE CA(OU TR).

(file CEMOD1_16.pl4; x-var t) v:TSC1TR-TC1RTR0,40 0,45 0,50 0,55 0,60 0,65 0,70 0,75 0,80[s]

-50

-25

0

25

50

[kV]

(file CEMOD1_16.pl4; x-var t) c:TSC1RT-TSC1R0,40 0,45 0,50 0,55 0,60 0,65 0,70 0,75 0,80[s]-10

-5

0

5

10

[kA]

FIGURA 5 Formas de onda da tenso e corrente na vlvula com a energizao do TSC com o capacitorpreviamente descarregado.

A Figura 6 mostra as formas de onda de tenso e corrente na vlvula, fase CA por ocasio da energizao doTSC com o capacitor previamente carregado com a tenso muito prxima ao valor de pico do sistema. Este ocaso onde ocorre o mnimo de transitrio visto que no instante da manobra, a tenso do sistema passa pelo valormximo praticamente igual tenso do capacitor, sendo nulos a tenso na vlvula e o dv/dt sobre o capacitor.Neste caso, o transitrio observado na corrente (Figura 6) muito reduzido.

TENSO NA VLVULA FASE CA(OU TR) CORRENTE NA VLVULA FASE CA(OU TR).

(file CEMOD1_15.pl4; x-var t) v:TSC1TR-TC1RTR0,40 0,45 0,50 0,55 0,60 0,65 0,70 0,75 0,80[s]

-50

-25

0

25

50

[kV]

(file CEMOD1_15.pl4; x-var t) c:TSC1RT-TSC1R0,40 0,45 0,50 0,55 0,60 0,65 0,70 0,75 0,80[s]

-10

-5

0

5

10

[kA]

FIGURA 6 Formas de onda da tenso e corrente na vlvula com a energizao do TSC com o capacitor

previamente carregado.


6/8

6

3.0 - MODELAGEM PARA O ATP

3.1 Comentrios Gerais

O modelo do CE BJL para o ATP constitudo de um arquivo principal e arquivos auxiliares que tratamprocedimentos e clculos realizados repetidas vezes durante o processamento e que so chamados pelocomando INCLUDE.

3.2 Elementos de PotnciaTransformador, TCR, TSC, filtros F1 e F2, pra-raios, circuitos snubber, chaves tipo 11 (representando asvlvulas de tiristores) foram os elementos usuais para representar os elementos de potncia do CE.

3.3 Sistema de Controle, Sincronizao e Disparo

As funes de condicionamento dos sinais de tenso e correntes medidos so realizadas atravs de funescomuns da TACS inclusive os filtros analgicos. A converso A/D dos sinais medidos bem como todos os filtros efunes digitais devem ser sincronizados pelo sinal de clock obtido atravs de uma fonte tipo 23 da TACS comuma freqncia de 1920Hz.

As lgicas e operaes que constituem as diversas funes de controle e bloqueio so realizadas no ATP com osrecursos da TACS e so praticamente as mesmas que so efetivamente programadas nos processadores decontrole do CE. Apenas funes do equipamento que visam dar robustez e confiabilidade a operao real do

mesmo so dispensveis tais como verificaes e bloqueios diversos. Tambm as facilidades operacionais, como,por exemplo, operar o TCR2 em substituio do TCR1 quando este estiver indisponvel, no so de interesse parao modelo. A possibilidade de operar nos modos degradados sem um TCR ou sem o TSC so previstos no modelouma vez que este condio pode ocorrer e ser necessrio sua simulao.

3.4 Inicializao

A operao em regime permanente dos TCR no pode ser determinada fasorialmente com exceo para o ngulode disparo de 90 ou 180 Graus. Caso os TCR no operem inicialmente nestes ngulos, os resultados do regimepermanente fasorial que o programa ATP apresenta no arquivo tipo .LIS pode no representar a condio inicialdesejada.

Entre as alternativas possveis optamos por inicializar o modelo com as vlvulas dos TCR e TSC abertas. Nestascondies, o CE BJL estar nos resultados do fluxo de carga do ATP apenas com o filtro e gerandoaproximadamente Q0(CE)=73 * (V__ACT)**2 Mvar.

Uma forma de se obter a soluo do fluxo de carga inicial do ATP refletindo o ponto de operao real desejado doCE e do sistema no caso base em considerao conectar no barramento BJL 500kV uma fonte de tenso idealcom tenso igual de BJL 500kV em mdulo e ngulo do caso base. Como a fonte de tenso ideal (Fonte 14)impe a tenso em mdulo e ngulo ela ir gerar a diferena entre o que o CE gera que Q0(CE) s com os filtrose o valor real do caso base. A fonte ideal pode ser desconectada logo no incio da simulao em t=1ms paracumprir este objetivo. Se houver interesse em acelerar a inicializao esta fonte pode ser retirada 20ms aps(t=20ms). Nos casos testados no verificamos a necessidade de ficar com a fonte de inicializao por 20ms.

Caso se deseje inicializar o CE com os capacitores do TSC ligados, o CE estar gerando o mximo capacitivoQ0(CE) =250 * (V__ACT)**2 MVvar. Esta alternativa interessante quando o ponto de operao do CE no casobase capacitivo acima de 100Mvar. De forma geral, deve se inicializar o CE de forma que a gerao da fonteideal gere o mnimo, o que contribui para uma inicializao mais rpida.

3.5 Parmetros da SimulaoObservou-se que o processo numrico principalmente no que diz respeito ao perfeito funcionamento dos filtrosdigitais, sensvel ao intervalo de integrao DELTAT utilizado. A experincia atual de estudos e testesrealizados indicam que DELTAT igual a 2,5s ou seus mltiplos 5,0s e 10,0s produziram resultadossatisfatrios. O parmetro EPSILN tambm tem significante influncia no processo numrico e no deve ser maiordo que 1,0E-9, conforme a experincia de vrios casos. Valores maiores do que este podem levar a resultadostotalmente inconsistentes uma vez que os filtros digitais no funcionaro adequadamente.. O valor recomendadoantes que maior experincia seja obtida EPSILN=1,0E-16.

4.0 - TESTES DE VALIDAO

A Figura 7 apresenta resultados da simulao de curto circuito trifsico franco nos terminais do CE obtidos com omodelo do ATP e de estudos realizados com o painel real do CE conectado a um RTDS no laboratrio. Nestecaso foi utilizado uma rede equivalente simplificada para acomodar capacidade de representao disponvel doRTDS. Esta mesma rede simplificada foi montada para o modelo do ATP de forma que as simulaes do ATP e


7/8

7

RTDS fssem as mais idnticas possveis. A determinao do instante de aplicao e remoo do defeito, porexemplo, representou a maior difculdade uma vez que no se dispunha de registros destes instantes de formaexata.

Como pode se observar na Figura 7, a resposta do sistema de medio e filtragem (V__ACT), do controle(B__REG), do sistema de alocao (ALFAR1) foram reproduzidas de forma muito fiel resposta do controle real.O cuidado em simular os instantes de aplicao e remoo do defeito com maior fidelidade possvel, possibilitouuma reproduo muito boa do comportamento das formas de onda das correntes e tenses do CE.

5.0 - CONCLUSO

Os ensaios de validao mostraram que o modelo desenvolvido para o ATP apresentaram uma boa fidelidadecom os resultados obtidos dos estudos do RTDS realizados com o equipamento real conectado a uma redesimulada e simplificada. O nvel de detalhes em representar os filtros, as diversas funes de controle e lgicasdiversas foi imprescindvel para se atingir este nvel de fidelidade. Para isto, entretanto se obtm um modelo muitocomplexo que exige um razovel esforo computacional. Este fato preocupante para casos de estudos queexigem maior detalhes de representao da rede o que pode tornar o caso excessivamente pesado ou mesmoinvivel. Uma verso com algumas simplificaes parece-nos oportuna de forma a possibilitar a representaomais extensa do sistema e de outros componentes (mquinas sncronas, pra-raios, outros CE, etc sem perda dequalidade dos resultados.

6.0 - REFERNCIAS BIBLIOGRFICAS

(1) SVC Bom Jesus da Lapa Closed Loop Control Manual, Relatrio SIEMENS, referncia E50105-A1985-U961.(2) Modelagem do Compensador Esttico de Bom Jesus da Lapa para o ANATEM, Relatrio ANDESA, Agosto2002.(3) Alvaro. J. P. Ramos and Heinz Tyll, Dynamic Performance of a Radial Weak Power System with Multiple StaticVAR Compensators, IEEE Transactions on Power Systems, Vol. 4, October 1989.(4) A.N. Vasconcelos, A. J. P. Ramos, J.S. Monteiro, M.V.B.C. Lima, H.D. Silva, L.R. Lins Detailed Modeling of anActual Static VAR Compensator for Electromagnetic Transient Studies, IEEE, Transactions on Power SystemsVol. 7, January 1992.

TENSO VHV10-VHV20-VHV30-ATP TENSO VHV10-VHV20-VHV30-RTDS

(file cebjl1_03.pl4; x-var t)t: VHV10 t: VHV20 t: VHV300.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0[s]-500

-250

0

250

500*103

CORRENTES IHV10-IHV20-IHV30-ATP CORRENTES IHV10-IHV20-IHV30-RTDS

(file cebjl1_03.pl4; x-var t) t: IHV10 t: IHV20 t: IHV30

0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0[s]-1000

-560

-120

320

760

1200


8/8

8

TENSO V__ACT-ATP TENSO VACT-RTDS

(file cebjl1_03.pl4; x-var t) t: V__ACT0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0[s]

-0.2

0.0

0.2

0.4

0.6

0.8

1.0

1.2

BREG-ATP BREG-RTDS

(file cebjl1_03.pl4; x-var t)factors:offsets:

10

t: B__REG2500

0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0[s]-300

-250

-200

-150

-100

-50

0

50

QCES-ATP QCES-RTDS

(file cebjl1_03.pl4; x-var t) t: Q__CES0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0[s]

-300

-250

-200

-150

-100

-50

0

50

CORRENTES FASES DO TCR1-ATP CORRENTES FASES DO TCR1-RTDS

(file cebjl1_03.pl4; x-var t) c:TCR1R -TCR1RS c:TCR1S -TCR1ST c:TCR1T -TCR1TR0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0[s]

-5000

-2500

0

2500

5000

[A]

ALFAR1-ATP ALFAR1-RTDS

(file cebjl1_03.pl4; x-var t) t: ALFAR10.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0[s]

80

100

120

140

160

180

FIGURA 7 Curto circuito trifsico Bom Jesus da Lapa 500kV.

7.0 - DADOS BIOGRFICOS

lvaro J. P. RamosNascido no Recife; 1951Mestrado (1975) EFEI e Graduao (1973) na Escola de Engenharia da UFPE.Engenheiro da CHESF desde 1974; Chefe da Diviso de Estudos Eltricos Especiais da Operao de 1988 a1996; Assessor Tcnico da Diretoria de Engenharia de 1996 a 1998;Diretor da ANDESA desde 1998 onde responsvel por diversos projetos na rea de sistemas eltricos.

xix snptee ce bjl

Documents