Subir Archivo

vhdl - tipos de dados compostos e operações arrays: conjunto de valores de mesmo tipo, onde a...

  • Home
  • Documents
  • VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:
23
VHDL - Tipos de dados compostos e operações • Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar – Sintaxe: • array_type_definition <= array ( discrete range {,...} of element_subtype_indication • discrete range <= discrete_subtype_indication | simple_expression (to | downto) simple_expression • subtype_indication <= type_mark [range simple_expression (to | downto) simple_expression]

Upload: internet

Post on 17-Apr-2015

104 views

Category:

Documents


0 download

Report

TRANSCRIPT

Page 1: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações

• Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar– Sintaxe:

• array_type_definition <= array ( discrete range {,...} of element_subtype_indication

• discrete range <= discrete_subtype_indication | simple_expression (to | downto) simple_expression

• subtype_indication <= type_mark [range simple_expression (to | downto) simple_expression]

Page 2: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array

• Exemplo1– type word is array (0 to 31) of bit;– type word is array (31 downto 0) of bit;

– type controller_state is ( initial, idle, active,error)

– type state_counts is array (idle to error) of natural;– type state_counts is array (controller_state range

idle to error) of natural;

Page 3: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array

• Exemplo1- cont.

– subtype coeff_ram_address is integer range 0 to 63;– type coeff_array is array ( coeff_ram_address) of

real;

– variable buffer_register, data_register: word;– variable counters: state_counts;– variable coeff: coeff_array;

Page 4: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array

• Exemplo1- cont.

– Coef(0) := 0.0;

– counters(active) := counters(active) + 1;

– data_register := buffer_register;

Page 5: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array

• Exemplo2

entity coeff_ram is

port(rd,wr : in bit; addr : in coeff_ram_address;

d_in : in real; d-out : out real);

end entity coeff_ram;

Architecture abstract of coeff_ram is

begin

memory: process is

type coeff_array is array(coeff_ram_address) of real;

Variable coeff:coeff_array;

Page 6: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array

• Exemplo2 - cont. begin

for index in coeff_ram_address loopcoeff(index):= 0.0;

end loop; loop

wait on rd,wr, addr, d_in;if rd = ‘1’ then d_out <= coeff(addr);

end if;if wr = ‘1’ then

coeff(addr) <= d_in; end if;

end loop end process memory; end architecture abstract;

Page 7: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array Multidimensional

• Exemplo1

– type symbol is ('a', 't', 'd', 'h', digit, cr, error);

– type state is range 0 to 6;– type transition_matrix is array (state, symbol) of state;

– variable transition_table : transition_matrix;

– Transition_table(5,’d’);

Page 8: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array Multidimensional

• Exemplo2

type point is array (1 to 3) of real;type matrix is array ( 1 to 3, 1 to 3) of real;

variable p,q : pointvariable transform : matrix;

for i in 1 to 3 loop q(i) : = 0.0;

for j in 1 to 3 loopq(i) := q(i) + transform(i,j) * p(j);

end loop end loop

Page 9: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array Agregado

• Sintaxe - associação posicional– aggregate <= ( ( { choices =>] expression {,...} )

• Exemplotype point is array (1 to 3) of real;

constant origin : point := (0.0, 0.0, 0.0);

variable view_point : point := (10.0, 20.0, 0.0);

Page 10: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array Agregado

• Sintaxe - associação por nome– choice <= ( simple_expression | discrete_range | others {,...} )

• Exemplo1variable view_point : point := (1 => 10.0, 2 => 20.0, 3 => 0.0);

type coeff_array is array (coeff_ram_addrress) of real

varaible coeff : coeff_array := (0 => 1.6, 1=> 2.3 , 2=> 1.6, 3 to 63 => 0.0);

varaible coeff : coeff_array := (0 => 1.6, 1=> 2.3 , 2=> 1.6, others => 0.0);

varaible coeff : coeff_array := (0 | 2 => 1.6, 1=> 2.3, others =>0.0);

varaible coeff : coeff_array := (1.6, 2.3 , 2=> 1.6, others =>0.0); -- illegal

Page 11: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array Agregado

• Exemplo2 - FSM de um controlador de modem

0 1 2 43

5 6

error other

digit

digit

‘a’ ‘t’ ‘d’

‘h’cr

‘cr’

Page 12: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array Agregado

• Exemplo2 - FSM de um controlador de modem - contmodem_controller : process is

type symbol is ( ‘a’, ‘t’, ‘d’, ‘h’, digit, cr, other);

type symbol_string is array ( 1 to 20) to symbol;

type state is range 0 to 6;

type transtion_matrix is array ( state, symbol) of states;

constant next_state: transation_matrix :=

( 0 => (‘a’ => 1, others => 6),

1 => (‘t’ => 2, others => 6),

2 => (´’d’ => 3, ‘h’ => 5 , ithers => 6),

3 => (digit => 4 , others 6),

4 => (digit => 4 , cr => 0 , others 6),

5 => (cr => 0, others => 6),

6 => (cr => 0, others => 6),;

Page 13: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array Agregado

• Exemplo2 - FSM de um controlador de modem - cont

variable command: symbol_string;

variable current_state: state := 0;

begin

.....

for index in 1 to 20 loop

current_state := next_state(current_state, commnad(index));

case current state is

......

end case;

end loop;

.....

end process modem_controller;

Page 14: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Array Agregado

• Agregado como target

– variable_assignment-statement <= [ label:] ( name | aggregate) := expression;

– Exemplo

• (z_flag,n_flag,v_flag,c_flag) <= fçlag_reg;

Page 15: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Atributo de Array

• Atributos

– A’left(N)– A’rirht(N)– A’low(N)– A’high(N)– A’range(N)– A’reverse_range(N)– A’length(N)– A’ascending(N)

• Exemplotype A is array ( 1 to 4 , 31 downto

0) of boolean;– A’left(1) = 1– A’rirht(2) = 0– A’low(1) = 1– A’high(2) = 31– A’range(1) is 1 to 4– A’reverse_range(2) is 0 to 31– A’length(2) = 32– A’ascending(1) = true– A’ascending(2) = false

Page 16: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Tipos de Array Irrestrito

• Sintaxe:array_type_definition <= array ( type_mark range <> {,...}) of element_subtype_indication

type sample is array (natural range <> ) of integer;

variable short_sample_buf : sample(o to 63);

subype long_sample is sample(0 to 255;

variable new_sample_buf : long_sample(o to 63);

Page 17: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos e operações - Tipos de Array Irrestrito

• String

• Bit Vector

• Standart-Logic Arrays (std_logic_1164)

• String and Bit_String Literals

type string is array (positive range <> ) of char;

type bit_vector is array (natural range <> ) of bit;

type std_ulogic_vector is array (natural range <> ) of std_ulogic;

constant mensage : string := “Ready “variable test : std_ulogic_vector(0 to 13) := “zzzzzzzzz----”

Page 18: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos

entity and_multiple is port ( i : in bit_vector; y : out bit );end entity and_multiple;

architecture behavioral of and_multiple isbegin

and_reducer : process ( i ) is variable result : bit; begin result := '1'; for index in i'range loop result := result and i(index); end loop; y <= result; end process and_reducer;

end architecture behavioral;

Page 19: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostos

subtype halfword is bit_vector(0 to 15);

entity byte_swap is port (input : in halfword; output : out halfword);end entity byte_swap;

architecture behavior of byte_swap isbegin

swap : process (input) begin output(8 to 15) <= input(0 to 7); output(0 to 7) <= input(8 to 15); end process swap;

end architecture behavior;

Page 20: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

VHDL - Tipos de dados compostosRecords

type time_stamp is record seconds : integer range 0 to 59; minutes : integer range 0 to 59; hours : integer range 0 to 23; end record time_stamp;

variable sample_time, current_time : time_stamp;constant midday : time_stamp := (0, 0, 12);

constant clock : integer := 79;variable sample_hour : integer;

current_time := (30, 15, 2);sample_time := current_time;sample_hour := sample_time.hours;current_time.seconds := clock mod 60;

Page 21: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

architecture system_level of computer is

type opcodes is (add, sub, addu, subu, jmp, breq, brne, ld, st, nop); type reg_number is range 0 to 31; constant r0 : reg_number := 0; constant r1 : reg_number := 1; constant r2 : reg_number := 2; -- . . .

type instruction is record opcode : opcodes; source_reg1, source_reg2, dest_reg : reg_number; displacement : integer; end record instruction;

type word is record instr : instruction; data : bit_vector(31 downto 0); end record word;

signal address : natural; signal read_word, write_word : word; signal mem_read, mem_write : bit := '0'; signal mem_ready : bit := '0';

Page 22: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

begin

cpu : process is variable instr_reg : instruction; variable PC : natural; -- other declarations for register file, etc. begin address <= PC; mem_read <= '1'; wait until mem_ready = '1'; instr_reg := read_word.instr; mem_read <= '0'; wait until mem_ready = '0'; PC := PC + 4;

case instr_reg.opcode is -- execute the instruction -- . . . when others => null; -- ..... end case; end process cpu;

Page 23: VHDL - Tipos de dados compostos e operações Arrays: Conjunto de valores de mesmo tipo, onde a posição de cada elemento é dado por um escalar –Sintaxe:

memory : process is type memory_array is array (0 to 2**14 - 1) of word; variable store : memory_array := ( 0 => ( ( ld, r0, r0, r2, 40 ), X"00000000" ), 1 => ( ( breq, r2, r0, r0, 5 ), X"00000000" ), -- . . . 40 => ( ( nop, r0, r0, r0, 0 ), X"FFFFFFFE"), others => ( ( nop, r0, r0, r0, 0 ), X"00000000") ); begin wait until mem_read = '1'; read_word <= store(address); mem_ready <= '1'; wait until mem_read = '0'; mem_ready <= '0'; end process memory;

end architecture system_level;


Aula 2 Semântica de VHDL Leonardo Augusto Casillo VHDL - VHDL - VHSIC Hardware Description Language

Curso de PHP - Arrays

VHDL Circuitos Combinacionais - Instituto de Computaçãocortes/mc602/slides/VHDL/VHDL_2... · VHDL Circuitos Combinacionais. MC602 – 2011 2 IC-UNICAMP ... VHDL . MC602 – 2011

Aula vetores e matrizes (arrays)

MC542MC542 2001S2 Introdução a circuitos lógicos utilizando VHDL Introdução a circuitos lógicos utilizando VHDL

Arreglos Java (arrays)

PHP Arrays - Básico | Certificação

praticando VHDL

Arrays (vetores) em Java

Arrays (vetores ou arranjos) e mainariane/ach2001/ACH2001-Aula19-Arrays.pdf · Arrays (vetores ou arranjos) e main. SISTEMAS DE INFORMAÇÃO 2 22 O que veremos hoje • Arrays (vetores)

Slide sem título - INSTITUTO DE COMPUTAÇÃOcortes/mc603/vhdl-2.pdf · 13 VHDL Introdução VHDL Atributos de tipos escalar type resistance is range 0 to 1E9

A2_Introdução Ao VHDL

T12_LM3: Arrays (2013-2014)

Vhdl Sim Syn Soc

Introdução à Linguagem VHDL - gta.ufrj.br · PDF fileIntrodução à Linguagem VHDL. GTA/UFRJ Introdução VHDL VHSIC ... Codificador de prioridade architecture ifels of priority

Instituto de Matemática e Estatística | IME-USP - Introdu˘c~ao a …kon/MAC211/Aula25.pdf · 2010. 6. 18. · 2.Ou seja, um escalar pode ser refer^encia para arrays e hashes 3.Arrays

Curso Java #03 - Arrays

Introdução ao VHDL - dcc.ufrj.brdcc.ufrj.br/~gabriel/circlog/VHDL-1.pdf · Introdução ao VHDL. VHDL • É uma linguaguem de descrição de “hardware”, ou seja, uma forma

Apostila VHDL Ronaldo Husemann

10 - Arrays no php

Linguagem Java - Arrays e Strings

Fundamentos da Cinemática Escalar · B) Velocidade Escalar (V): traduz a rapidez de movimento. C) Aceleração escalar ( ): traduz a rapidez com que a velocidade escalar varia. 2

VHDL - dcc.ufrj.brdcc.ufrj.br/~gabriel/circlog/VHDL-2.pdf · * Há quatro tipos de objetos em VHDL: - Constantes - Sinais - Variáveis - Arquivos * Declarações de arquivo tornam

Arquitetura de Computadores Leonardo Augusto Casillo VHDL - VHDL - VHSIC Hardware Description Language

1Fernando Moraes / Ney Calazans -- VHDL -- Circuitos básicos e representação em VHDL

PHP - Arrays

Introdução a VHDL

Introdução à Linguagem VHDL

Arrays Outline 7.1 Introdução 7.2 Arrays 7.3 Declarando e Criando Arrays 7.4 Exemplos usando arrays 7.5 Ordenando arrays 7.6 Procurando em arrays: busca

VHDL Introdução

PHP 5.3 - Arrays

VHDL - cin.ufpe.brcin.ufpe.br/~ammlf/vhdl_ronhuse.pdf · Ronaldo Hüsemann Apostila de VHDL - Página 3 1- Elementos Básicos em VHDL

VHDL (outros tópicos)

Aula 10 arrays - Programação 1

Apostila VHDL Juliano Benfica