verilog. verilog – um exemplo vamos ver um exemplo completo que envolve: mais de um módulo...
TRANSCRIPT
VERILOG
Verilog – Um Exemplo
•Vamos ver um exemplo completo que envolve:•Mais de um módulo•Módulo chamado “top”•Arquivo de configuração de “pinos”
Verilog – Um Exemplo
•A ideia é usar os switches de entrada de um FPGA para mostrar valores em um display (7 segmentos)
Verilog – Um Exemplo
•Consiste de 8 entradas
•Quando uma entrada estiver ativa (somente uma por vez), o numero da entrada + 2 deve ser mostrado no display de 7 segmentos
Verilog – Um Exemplo
•Logo,•Entrada 0 Ativa Mostra 2•Entrada 1 Ativa Mostra 3•Entrada 2 Ativa Mostra 4• .....•Entrada 7 Ativa Mostra 9•Nenhuma entrada ativa 0
Verilog – Um Exemplo
•O que vamos precisar?1. Obter a entrada (8 bits)2. Somar 2 ao índice da entrada3. Converter o resultado da soma
para o formato do display4. Dar a saída à partir da conversão
Verilog – Um Exemplo
Módulo input_detect
•Deve ser capaz de converter a entrada (bit correspondente ao switch acionado) e converter em um valor binário (4 bits)
Módulo adder
•Receberá os 4 bits da saída do detector, somará 2 e devolverá os 4 bits resultantes
Módulo seven_segments
•Receberá os 4 bits da saída do somador e devolverá 7 bits convertidos para o formato do display de sete segmentos
Display de 7 segmentos
•Formação dos números..
E agora?
•Terminamos ?
•Não! Como iremos interligar os módulos e ativá-los??
•Através de um módulo adicional, que é o módulo top.
Módulo top
•Irá instanciar e cuidar da interligação de todos os módulos do nosso projeto
E agora?
•Terminamos ?
•Não! Temos agora que configurar o dispositivo
•Temos que informar os “pinos” de ligação
Configuração
•O resultado da configuração é um arquivo de extensão ucf (user constraint file)
•O arquivo será usado para se atribuir os pinos ao projeto
E agora?
•Terminamos ?
•Quase! A ultima etapa é a sintetização e transferência para o FPGA