unidade de processamento · •introdução • unidade de processamento • unidade de controlo...

Arquitectura de ComputadoresLEEC/MEEC (2006/07 – 2º Sem.)

Unidade de Processamento

Nuno Cavaco Gomes Horta e Paulo Lopes

Universidade Técnica de Lisboa / Instituto Superior Técnico

Arquitectura de ComputadoresUnidade de Processamento

N. Horta, IST - UTL Arquitectura de Computadores 2006/2007

2

Sumário

• Introdução• Unidade de Processamento• Unidade de Controlo• Conjunto de Instruções• Unidade Central de Processamento (CPU)• Unidade de Entrada/Saída (I/O)• Unidade de Memória• Perspectiva Evolutiva das Arquitecturas de Computadores



3




4

Sistemas Digitais Complexos: Unidade de Processamento + Unidade deControlo

Unidade de Processamento (Datapath): Módulo responsável pela execuçãodas operações de processamento de dados.

Unidade de Controlo: Módulo responsável pelo controlo da sequência deoperações a executar na Datapath para implementação de uma tarefa.



5

Datapath: Caracteriza-se pelo conjunto de registos e pelo conjunto deoperações realizado sobre os dados armazenados nos registos.

Operações Elementares sobre Registos: Shift (Deslocamento), Clear(Apagar), Load (Carregamento), Incrementar, Decrementar, Somar, Subtrair,etc.

Microoperações (Aritméticas, Lógicas, Deslocamento): Operaçõeselementares aplicadas sobre os dados em registos.

Unidade de Controlo: Fornece os sinais que permitem sequenciar asmicrooperações de um modo definido, e.g., sequência do conjunto deoperações para realizar uma multiplicação.



6

Datapath: Caracteriza-se pelo conjunto de registos (Unidadede Armazenamento) e peloconjunto de operações (Unidade Funcional) realizado sobre osdados armazenados nesses registos.



7

Datapath (Exemplo)Unidade de ArmazenamentoUnidade Funcional

ALU: Unidade Lógica e AritméticaShifter: Unidade de Deslocamento

(Exemplo de Operação)

Entradas de Controlo (da U. de Controlo)• Selecção de A• Selecção de B• Selecção de G• Selecção de H• Selecção de MB• Selecção de MF• Selecção de MD• Selecção do Destino• Carregamento do ResultadoOperação relizada num 1 ciclo de relógio(Cálculo e Carregamento)



8

MicroprocessadoresUnidade de Processamento

Exemplo deOperação:



9


Unidadede Armazenamento:



10

Registo: Elemento básico de memória que permite armazenar um conjuntode N bits (dimensão do registo).


Chapter 7 - Part 1 11

• Register – a collection of binary storage elements • In theory, a register is sequential logic which can be

defined by a state table• More often, think of a register as storing a vector of

binary values• Frequently used to perform simple data storage and

data movement and processing operations



12

Operação de Transferência de Dados entre 2 Registos:

12:1 RRK ←çãoMicrooperaControlo :

CP_H

D0

D1

D2

D3

M1[Load]

C2

1, 2D

K1

Q0

Q1

Q2

Q3

M1[Load]

C2

1, 2D

R1 R2



• Expectations: – A register can store information for multiple clock cycles– To “store” or “load” information should be controlled by a signal

• Reality: – A D flip-flop register loads information on every clock cycle

• Realizing expectations:– Use a signal to block the clock to the register,– Use a signal to control feedback of the output of the register back

to its inputs, or– Use other SR or JK flip-flops, that for (0,0) applied, store their

state• Load is a frequent name for the signal that controls

register storage and loading– Load = 1: Load the values on the data inputs– Load = 0: Store the values in the register



• The Load signal enables the clock signal to pass through if 1 and prevents the clock signal from passing through if 0.

• Example: For Positive Edge-Triggered or Negative Pulse Master-Slave Flip-flop:

• What logic is needed for gating? • What is the problem?

Clock

Load

Gated Clock to FF

Clock Skew of gated clocks with respect to clock or each other

Gated Clock = Clock + Load



• A more reliable way to selectively load a register:– Run the clock continuously, and

– Selectively use a load control to change the register contents.• Example: 2-bit register

with Load Control:• For Load = 0,

(hold current values)• For Load = 1,

loads input values(load new values)

• Hardware more complexthan clock gating

CD Q

C

D Q

ClockIn0

In1

A1

A0

Y1

Y0

Load

2-to-1 Multiplexers



16

Simbologia: (Transferências de Registos)

?



17

Operações de Transferência entre Registos: (Multiplexagem)

20:,10: 211 RRKKRRK ←←

...



18

Operações de Transferência entre Registos: (BUS)

Multiplexers Dedicados BUS ÚnicoMultiplexers Dedicados: 9 portas lógicas (3x(2AND+1OR)), 6 linhas de entrada.

BUS: 4 portas lógicas (1x(3AND+1OR)), 3 linhas de entrada.



19

Operações de Transferência entre Registos: (BUS)

BUS Único

Exemplo:

O número de registos fonte em transferências simultâneas condiciona o número mínimo de

BUSES no sistema



20

Operações de Transferência entre Registos: (BUS Tri-State)

BUS ÚnicoBUS Three-State

?



21

Datapath (Exemplo)Unidade de ArmazenamentoUnidade Funcional

ALU: Unidade Logica e AritméticaShifter: Unidade de Deslocamento

(Exemplo de Operação)

Entradas de Controlo (da U. de Controlo)• Selecção de A• Selecção de B• Selecção de G• Selecção de MB• Selecção de MF• Selecção de MD• Selecção do Destino• Carregamento do ResultadoOperação relizada num 1 ciclo de relógio(Cálculo e Carregamento)



22


Exemplo deOperação:



23


Unidade Funcional:

Unidade Aritméticae Lógica (ALU)



24

Microoperações: (Aritméticas)

?



25

Microoperações: (Lógicas)



26

Microoperações: (Deslocamento)

?



27

ALU: Unidade Lógica e Aritmética



28

ALU: Circuito Aritmético (Exemplo)



29

ALU: Circuito Aritmético

?

in

iii

ii

CCSBSBY

AX

=+=

=

0

10



30

ALU: Circuito Aritmético(Exemplo)

SomaSubtracçãoIncrementoDecrementoTransferência...

?



31

ALU: Circuito Lógico (Exemplo)

ANDORXORNOT

?



32

ALU: Circuitos Aritmético e Lógico (Exemplo)



33


Unidade Funcional:

Unidade deDeslocamento



34

Unidade de Deslocamento: Circuito (Exemplo1)



35

Unidade de Deslocamento: Circuito (Exemplo2)



36

Datapath: Representação Hierárquica

Diagrama de Blocos:Unidade de ArmazenamentoUnidade Funcional



37

Datapath: Representação Hierárquica

Diagrama de Blocos:Unidade de ArmazenamentoUnidade Funcional



38

Datapath: Palavra de Controlo

Palavra de Controlo:Conjunto de bits correspondenteàs variáveis de controlo que permitemseleccionar as microoperações.

AA – Selecção do Registo ABA – Selecção do Registo BDA – Selecção do R. de DestinoMB – Selecção do Operando BFS – Selecção da Função na U. FuncionalMD – Sel. dos Dados para R. de DestinoRW - Carregamento



39

Datapath: Codificação da Palavra de Controlo

Nota: o número de palavras de controlo, com significado

no presente caso, não é 2^17=131072, mas apenas

61440, justifique!



40

Datapath: Palavra de Controlo (Exemplo de Microoperações)



41

Datapath: Palavra de Controlo (Exemplo de Microoperações - Codificação)

?



42

Datapath: Simulação da Execução de uma Sequência de Microoperações (Exemplo)



43


Fmax = 1/Tmin

Fmax – Frequência máxima defuncionamento

Tmin – Período mínimo querespeita todos as restriçõestemporais impostas por cadacomponente

Fmax = 1/(Tua+Tuf+Tlc)

Tua – Restrição temporalimposta pela UA

Tuf – Restrição temporalimposta pela UF

Tlc – Restrição temporalimpostas pela lógicacombinatória adicional

Unidade deProcessamento:

Temporizações



44


Tua – Restrição temporal impostapela UA

Não considerando, para já, ageração dos sinais de controlo, acontribuição da UA para adefinição do período do sinal derelógio corresponde, por um lado,ao caminho dos dados que inclui otempo de propagação nos registose o tempo de propagação nosMUXs e, por outro lado, aocaminho dos sinais de controlocorrespondentes à geração do sinalde load. Estes 2 caminhos sãoconcorrentes na determinação doperíodo máximo devendo serconsiderada a situação maisdesfavorável.

UP: Unidadede Armazenamento

Temporizações



45

MicroprocessadoresUnidade de ProcessamentoUP: Unidade

Funcional (1) –Unidade Aritmética

Temporizações

Tuf – Restrição temporal impostapela UF

Neste caso há que considerar asituação mais desfavorável para apropagação do sinal ao nivel dosvários circuitos combinatórios:Unidade Aritmética, UnidadeLógica e Unidade deDeslocamento.

Na Unidade Aritmética há que terem conta a propagação do Carry aolongo do somador.



46


Na Unidade Lógica há que ter emconta a diferente complexidade dasvárias portas lógicas envolvidas.

Considerando o bloco U.Aritmetica e Lógica deve, nestecaso, ser considerado o maior dosatrasos associados a estes blocos eadicionar o atraso associado aoMUX de interligação.

UP: UnidadeFuncional (2) –Unidade Lógica

Temporizações



47


Na U. De Deslocamentohá que considerar o tempode propagação atarvés dosMUXs (1 nível de MUXs)

Em conjugação comUarit. e Ulog deve serconsiderado ainda otempo de propagação noassociado ao MUX deinterligação.

UP: UnidadeFuncional (2) –Unidade de Deslocamento

Temporizações



48


Unidade de Armazenamento

Unidade Funcional

MUX Interligação

Registo MUXSelecção Unidade Aritmética Unidade Lógica Unidade de DeslocamentoDescodificador

......

UP: Projecto no Xilinx (Especificação e Hierarquia)

UP de 4 bitsUA com 4 Registos de 4 bits

Escrita possível em apenas um registo por cada cicloLeitura de qualquer dos registos para obter operando A e B

UF composta por UArit, ULog, UDeslOperações: A, A-B, A+B, A+1, NAND(A,B), NOR(A,B), SR(B), SL(B)Bits de Estado (Flags): C,V,N,Z

MUX de interligaçãoPermitir a selecção de uma constante em alternativa ao conteúdo do registo parao operando B. Permitir a selecção de uma palavra de memória em alternativa àsaída da UF par escrita na UA.



49


UP: Projecto no Xilinx (Esquemático de Topo)UP de 4 bitsUA com 4 Registos de 4 bits

Escrita possível em apenas um registo por cada cicloLeitura de qualquer dos registos para obter operando A e B

UF composta por UArit, ULog, UDeslOperações: A, A-B, A+B, A+1, NAND(A,B), NOR(A,B), SR(B), SL(B)Bits de Estado (Flags): C,V,N,Z

MUX de interligaçãoPermitir a selecção de uma constante em alternativa ao conteúdo do registo parao operando B. Permitir a selecção de uma palavra de memória em alternativa àsaída da UF par escrita na UA.



50


UP: Projecto no Xilinx(UA – Esquemático e Teste)



51


UP: Projecto no Xilinx (UF – Esquemático e Teste)



52

Datapath: Arquitectura Convencional vs Arquitectura Pipeline

Convencional –Unidades a funcionarsequencialmente.Pipeline – Unidades afuncionar em simultaneo.

OF – Operand FetchEX – ExecuteWB – Write Back

Pipeline oferece maiorrapidez mas obriga ahardware adicional,3 estruturas de Registos.



53

Datapath: Execução de Microoperaçõesna Arquitectura Pipeline

Execução Convencional:7 x 12 = 84 ns

Execução Pipelined:9 x 5 =45 ns !!



54

BIBLIOGRAFIA

[1] M. Morris Mano, Charles R. Kime, “Logic and Computer Design Fundamentals”, Prentice-Hall International, Inc. (Capítulo 7)



55

• Problemas de Registos (Mano):7.1) Determine o diagrama lógico que implementa a seguinte

operação de transferência entre registos:

CP_H

LOAD_H

D0 Q0

D1 Q1

D2 Q2

D3 Q3

M1[Load]

C2

1, 2D

21,12:3 RRRRC ←←

CP_H

LOAD_H

D0 Q0

D1 Q1

D2 Q2

D3 Q3

M1[Load]

C2

1, 2D

R1 R2



56

• Problemas de Registos (Mano):7.3) Determine a lógica combinatória adicional para implementar as

seguintes operações:

*(a) considerando Cs mutuamente exclusivos; **(b) considerando prioridades (+C2,C1,C0-).

22:

12:02:

2

1

0

RRC

RRCRC

←

←←

CP_H

LOAD_H

D0 Q0

D1 Q1

D2 Q2

D3 Q3

M1[Load]

C2

1, 2D

CP_H

LOAD_H

D0 Q0

D1 Q1

D2 Q2

D3 Q3

M1[Load]

C2

1, 2D

R1 R2



57

• Problemas de Registos (Mano):7.6) Determine a lógica combinatória adicional para implementar as

seguintes operações:

CP_H

LOAD_H

D0 Q0

D1 Q1

D2 Q2

D3 Q3

M1[Load]

C2

1, 2D

111:

211:

21

1

+←

+←

RRCC

RRRC

CP_H

LOAD_H

D0 Q0

D1 Q1

D2 Q2

D3 Q3

M1[Load]

C2

1, 2D

Σ

12

0

3

12

0

3

CI CO

P}Q}

12

0

3



58

• CIRCUITO SOMADOR/SUBTRACTOR

• OVERFLOW

FA FA FA FA

S3 S2 S1 S0

C4C3 C2 C1

SOMA_L

B0 A0B1 A1B2 A2B3 A3

0 1 0 04 0 1 0 0

+ 5 + 0 1 0 1ovfl

.1 0 0 1

1 0 0 0– 4 1 1 0 0

+ (– 5) + 1 0 1 1ovfl. 0 1 1 1

1−⊕= NN CarryCarryOverflow



59

• Problemas de Registos (Mano):

7.9) Realize as operações lógicas binárias, AND, OR e XOR sobre os seguintes operandos: 01011110 e 11000101.

7.11) Realize as operações de deslocamento para a direita (SR) e deslocamento para a esquerda (SL) sobre o seguinte operando: 01001101



60

• Problemas de Registos (Mano):

7.14) Considere que um sistema implementa o seguinte conjunto de operações de transferência entre registos:

a) Identifique, para cada registo de destino, todos os registos de origem.b) Identifique, para cada registo de origem, todos os registos de destino.c) Considerando as transferências simultâneas, qual o menor número de

buses para implementar este conjunto de operações. (Cada registo terá um único bus nas suas entradas.) Sugestão: Utilize um mapa de compatibilidades para determinar, de uma forma sistemática, o número mínimo de multiplexers.

d) Desenhe um diagrama de blocos contendo os vários registos, buses e as suas interligações.

24,42:20,32:

04,41,13:10:

RRRRCRRRRC

RRRRRRCRRC

d

c

b

a

←←←←

←←←←



61




62

ALU: Circuito Aritmético

?

in

iii

ii

CCSBSBY

AX

=+=

=

0

10



63

• Problemas sobre Unidades Aritméticas (Mano):

7.22) Projecte um circuito aritmético de 4 bits com duas variáveis de selecção, S0 e S1, para realizar as seguintes operações:

Desenhe o diagrama lógico para a estrutura associada a um dos bits.

0=inC01SS 1=inC

111

110

101100

++=+=

+==

+==++=+=

BAFBAF

BFBF

AFAFBAFBAF



64

• Problemas sobre Unidades Lógicas (Mano):

7.24) Projecte um circuito lógico de 4 bits, que permita executar as operações EXOR, EXNOR, NOR e NAND sobre os registos A e B, considere duas variáveis de selecção, S0 e S1.

a) Utilizando os mapas de Karnaugh determine a lógica mínima necessária para implementar a estrutura associada a um bit.

b) Altere a os códigos de selecção e verifique se a lógica pode ainda ser minimizada.



65

• Problemas sobre Unidades Lógicas (Mano):

7.28) Considere as seguintes palavras de controlo de 17 bit, definida para a Unidade de Processamento. Determine (a) a microoperação executada e (b) a alteração no conteúdo dos registos (de 8 bit), assumindo que foram inicializados com o valor da sua designação (5H no R5), o valor de Constant é 11H e de Data In é 12H.

(a) 101 100 101 0 01000 0 1(b) 110 010 100 0 00101 0 1



66

Microoperações: (Aritméticas)Implementação de Microoperações de

Soma e Subtracção

211:1 RRRKX +←

1211:1 ++← RRRXK

Soma e Subtracção

!

unidade de processamento · •introdução • unidade de processamento • unidade de controlo...

Documents