unidade central de...

1Arquitetura e Organização de Computadores

Unidade Central de Processamento

Prof. Otávio [email protected]

Prof. Mário Luiz [email protected]


Unidade Central de Processamento

Unidade Central de ProcessamentoUnidade Lógica e AritméticaMicro-ArquiteturasOrganização em Parte Operativa e de ControleControle MicroprogramadoControle FSM (Máquina de Estados Finitos)


A unidade central de processamento do computador busca, decodifica e executa as instruções dos programas.

As duas partes principais da CPU são o caminho dos dados (datapath) e a unidade de controle.

– O datapath consiste em uma unidade lógica-aritmética e unidade de armazenamento (registradores) que estão interconectados ao barramento de dados, que está conectado à memória principal.

– Os componentes da CPU realizam operações sequenciais de acordo com os sinais fornecidos pela unidade de controle.

Unidade Centralde Processamento


Registrados mantém os dados guardados e podem ser prontamente acessados pela CPU.

Eles podem ser implementados utilizando flip-flops do tipo D.– Um registrador 32-bit requer 32 flip-flops D.

A unidade lógica-aritmética (ALU) é reponsável pelas operações lógicas e aritméticas requisitados pela unidade de controle.

A unidade de controle determina que ações devem ser executadas de acordo com os valores dos registros contador de programas (Program Counter) e de status (flags).



• A CPU compartilha dados com componentes de outros sistemas através do barramento de dados.– Um barramento é um conjunto de linhas que

transfere/suporta um bit por linha.• Dois tipos de barramentos são encontrados com frequência:

point-to-point e multipoint.

O Barramento (Bus)


Barramentos são linhas de dados, linhas de controle e linhas de endereços.Enquanto as linhas de dados trasnferem bits de um dispositivo para outro, as linhas de controle determinam o fluxo dos dados e quando o dispositivo poderá acessar o barramento.Linhas de endereço determinam a localização da fonte de dados ou o destino do dado.Há diferentes tipos de conexão para diferentes dispositivos/unidades:

– Memória– I/O (Entrada/Saída)– CPU

O Barramento (Bus)


Módulos do Computador


Recebe e envia dados

Recebe endereços ( de localizações)

Recebe sinais de controle– Read– Write– Timing

Memória


Similar à memória do ponto de vista dos computadores

Saída (Output)– Recebe dados do computador– Envia dados aos periféricos

Entrada (Input)– Recebe dados dos periféricos– Envia dados ao computadores

Entrada/Saída (I/O)


Recebe sinais de controle do computador

Envia sinais de controle aos periféricos

Recebe endereços do computador– Número da porta para identificar periférico

Envia sinais de interrupção (controle)

Entrada/Saída (I/O)


Leitura de Instruções e Dados

Escrita de Dados (Após processamento)

Envio de sinais de controle para outras unidades/dispositivos

Recebe (e atua) nas interrupções

Conexões da CPU


Um caminho de comunicação entre dois ou mais dispositivos

Usualmente utiliza broadcast

Frequentemente agrupado– O número de canais em um barramento– Um barramento de 32 bits é um conjunto de 32

canais simples de um bit cada

Linhas de energia podem não ser exibidas, mas são essenciais.

O que é um barramento?


Transferência de dados– Lembre-se que não há diferença entre “data” e

“instruction” neste nível

O comprimento da palavra é a chave que determina a performance

– 8, 16, 32, 64 bit

BarramentoDe Dados


É necessário identificar a fonte e o destino dos dados

O barramento determina a capacidade máxima de memória de sistema.

– Por exemplo, o microprocessador 8080 tem 16 bit, sendo assim, o barramento de endereçamentos fornece 64k de espaço de endereçamento

BarramentoDe Endereços


Controle e informações de tempo– Sinal de Leitura/Escrita na memória– Requisição de Interrupção– Sinais de Clock

BarramentoDe Controle


BarramentoDe Controle


Esquema de Interconexãodos Barramentos


Muitos dispositivos em um único barramento podem levar a propagação de atraso.

Muitos sistemas utilizam múltiplos barramentos para evitar este problema.

Problemas deBarramentos Simples


ISA (Industrial Standard Architecture)– Primeiro sistema aberto de arquitetura de barramento

para PCs– 8 bit

• 4.77 MHz, 20 address lines (1M address space)

– 16 bit (introduced with the 286)• 8.33 MHz, 24 address lines (16M address space)

EISA (Extended ISA)– Introduced in 88-89– 16/32 bit data lines, 24/32 bit address, 8.33MHz– Backward compatible with ISA, roughly twice the space of

ISA

ISA


ISA


Barramentos de AltaPerformance


Dedicado– Linhas de endereço e de dados separadas

Multiplexado– Linhas compartilhadas– Linha de controle de validação de endereço ou

dado– Vantagem: menos linhas– Desvantagens

• Controle muito mais complexo• Controle de performance

Tipos deBarramentos


Mais de um módulo controlando o barramento, por exemplo, controladores CPU e DMA.

Somente um módulo pode controlar o barramento por vez. O controle pode ser centralizado ou distribuído.

Controle de Barramento(Bus Arbitration)


Centralizado– Um único dispositivo hardware controla o

acesso ao barramento• Controle do Barramento• Árbitro

– Pode ser parte da CPU ou estr separado

Distribuído– Cada módulo pode solicitar o controle do

barramento– Lógica de controle em todos os módulos

Controle de Barramento(Bus Arbitration)


Coordenação de eventos no barramento

Síncrono (Synchronous)– Eventos são determinados pelos sinais de clock– Controle do barramento inclui uma linha de clock– Uma simples transição 1-0 é um ciclo de

barramento– Todos os dispositivos devem ler a linha de clock

Timing


Timing


Peripheral Component Interconnection

Intel released to public domain

33/100/133/266/333+ MHz clock, independent of processor

32 or 64 bit data and address lines (128 bit soon)– 50 lines– Supports up to 16 slots and ISA slots

• Normally, 2 ISA slot, 1 of which is a “shared” slot with PCI

– PCI Express x16 adapters and PCI Express x1 adapters

Barramento PCI


PCI 32 bit slot

AGP slot

PCI Express x16 slot

PCI Express x1 slot

Slots PCI


Systems lines– Including clock and reset

Address & Data– 32 time mux lines for address/data– Interrupt & validate lines

Interface Control

Arbitration– Not shared– Direct connection to PCI bus arbiter

Error lines

Linhas de BarramentoPCI (necessárias)


Interrupt lines– Not shared

Cache support

64-bit Bus Extension– Additional 32 lines– Time multiplexed– 2 lines to enable devices to agree to use 64-bit

transfer

Linhas de BarramentoPCI (opcionais)


Transaction between initiator (master) and target

Master claims bus

Determine type of transaction– e.g. I/O read/write

Address phase

One or more data phases

Comandos PCI


Todo computador contém pelo menos um clock que sincroniza as atividades de seus dispositivos.

Um número fixo de clocks é necessário para a tranferência dos dados e para as operações computacionais.

A frequência do clock, medida em megahertz or gigahertz, determina a velocidade em que estas operações serão executadas.

O tempo do ciclo de clock está ligado à frequência de clock.

– Um clock de 800 MHz clock tem um tempo de ciclo de 1.25 ns.

Clocks


• Velocidade de clock não pode ser confundido com performance da CPU.

• O tempo necessário para que a CPU execute um programa é dado pela equação:

– Nós podemos aumentar o throughput da CPU quando reduzimos o número de instruções em um programa, reduzimos o número de ciclos por instrução, ou reduzimos o número de nanosegundos por ciclo de clock.

Clocks


O computador se comunica com o mundo através do subsistema de entrada/saída (I/O).

Os dispositivos de I/O são conectados à CPU através de várias interfaces.

Os dispositivos de I/O podem ser mapeados em memória (memory-mapped), onde o dispositivo se comporta como a memória principal, do ponto de vista da CPU.

Ou o dispositivo de I/O pode ser controlado por instruções (instruction-based), onde a CPU tem instruções específicas para o controle de I/O.

I/O Subsystem


• Como o computador acessa uma localização de memória correspondente a um endereço específico?

• Podemos observar que 4M pode ser expresso como

2 2 × 2 20 = 2 22 words.• As localizações de memória para este espaço de

endereçamento vão de 0 até 2 22 -1.• Neste caso, o barramento de memória deste

sistema necessita de, pelo menos, 22 linhas de endereço.

Organização da Memória


A memória física geralmente consiste em mais do que um chip de RAM.

O acesso à memória é mais eficiente quando ela está organizada em bancos de chips, com intervalos de acesso entre eles.

Uma parte do endereço fará a designação do banco de memória e outra parte apontará o endereço específico dentro daquele banco.

Organização da Memória


Organizaçãoda Memória


Componentes do ComputadorTop Level


Ciclo de Intruçãocom Interrupções

DECODE


Fluxo de DadosDiagrama de Busca


Diagrama de EstadosCiclos de Instrução


Pode ter diversas formas

Depende da instrução que está sendo executada

Pode incluir– Memory read/write– Input/Output– Register transfers– ALU operations

Fluxo de DadosExecução


Controle de TransferênciaInterrupções


Múltiplas InterrupçõesSequenciais


Múltiplas InterrupçõesAninhadas (Nested)


Fluxo de ControlePrograma


• A CPU é projetada e fabricada com o propósito único de

executar sucessivamente pequenas operações matemáticas

(ou outras manipulações simples com dados), na ordem e na

sequência definidas pela organização do programa.

• As atividades realizadas pela CPU podem ser divididas em

duas grandes categorias funcionais:

– Função processamento;

– Função controle.

Funções da CPU


• A função processamento se encarrega de realizar as

atividades relacionadas com a efetiva execução de uma

operação, ou seja, processar.

• Processar o dado é executar com ele uma ação que

produza algum tipo de resultado.

Função deProcessamento


• Tarefas comuns a esta função são as que realizam:

– Operações aritméticas (somar, subtrair, multiplicar, dividir);

– Operações lógicas (and, or, xor, etc);

– Movimentação de dados (memória - CPU, CPU - memória,

registrador - registrador etc);

– Desvios (alteração de sequência de execução de instruções);

– Operações de entrada ou saída.

Função deProcessamento


• Fazem parte dessa área funcional os seguintes

dispositivos:

– Unidade Aritmética e Lógica (ALU);

– Acumulador (ACC);

– Registradores.


M P

ULA ACCReg

Barramentode endereços

Barramentode dados


Em 1980, David Patterson e Carlo Séquin começaram a projetar chips para CPU e cunharam o termo RISC para os chips que produziram.

Em 1984, Hennessy projetou e fabricou o MIPS. A partir daí começou a diferenciação e a guerra entre os defensores do CISC e RISC.

RISC x CISC


CISC (Complex Instruction Set Computer)– Se caracteriza por possuir um conjunto de instruções

bastante complexo.– Possui uma quantidade muito maior de instruções.– Possui uma quantidade menor de registradores.

RISC (Reduced Instruction Set Computer)– Se caracteriza por possuir um conjunto de instruções

bastante simples.– Possui uma quantidade pequena de instruções.– Possui muitos registradores.

RISC x CISC


Elementos funcionais de um processador:– Elementos que operam nos valores de dados

• São os elementos combinacionais.• Suas saídas dependem apenas da entrada atual.• Dada a mesma entrada, estes elementos sempre

produzem uma mesma saída.• Não possuem memória.

– Elementos que contêm estados• São os elementos seqüenciais• Possuem um armazenamento interno• Possuem, no mínimo, duas entradas e uma saída.

– Valores de entrada: clock e o dado a ser escrito.– Valor de saída: dado a ser lido.

• Clock informa quando se deve escrever. Porém, a leitura pode ser feita a qualquer momento.

Convenções Lógicasde Projetos


Define quando os sinais podem ser lidos e quando podem ser escritos.

– Importante para estabelecer a sincronização destas operações.

• Sem uma metodologia de clocking, ou seja, sem a sincronização das leituras/escritas não teríamos garantia que o sinal lido corresponde ao valor antigo, ao valor recém-escrito ou ainda a uma mistura de ambos.

Metodologia deClocking


Sincronização acionada por transição– Quaisquer valores armazenados em um

elemento seqüencial são atualizados apenas em uma transição de clock (transição de subida ou descida).

Metodologia deClocking


Qualquer ULA é um aglomerado de circuitos lógicos e

componentes eletrônicos simples que, integrados,

realizam as operações já mencionadas.

Essas operações são sempre realizadas sobre duas

palavras da máquina.

Em geral, esse circuito que trabalha com palavras de n

bits é construído a partir de n circuitos idênticos, cada

qual responsável por uma posição individual de bits.

ULA


Para que um dado possa ser transferido para a ULA, é necessário que ele permaneça, mesmo que por um breve instante, armazenado em um registrador.

O resultado de uma operação aritmética ou lógica realizada na ULA é armazenado temporariamente, para que possa ser reutilizado (por outra instrução) ou apenas para ser transferido para a memória.

Para atender a estes propósitos, a CPU é fabricada com uma certa quantidade de registradores, destinados ao armazenamento de dados.

O número de registradores e suas funções varia de processador para processador e é um dos maiores problemas no projeto de uma CPU.

Registradores


Há sistemas nos quais um desses registradores, denominado acumulador (abrevia-se, em inglês, ACC), além de armazenar dados, serve de elemento de ligação da ALU com os outros dispositivos da CPU.

Os registradores da CPU são divididos em 2 tipos:

Registradores visíveis para o usuário

– Permite ao usuário minimizar referências à memória através do uso

deles.

Registradores de controle e de estado

– Utilizados pela UC para controlar operações da CPU e programas

privilegiados do sistema operacional para controlar a execução de

programas.

Registradores


Registradores visíveis para o usuárioRegistradores visíveis para o usuário

a. Registradores de propósito geral

b. Registradores de dados

c. Registradores de endereço (segmento, apontador de

pilha e de índice)

d. Registradores de código de condição (flags)

Registradores


Registradores de Controle e de EstadoRegistradores de Controle e de Estado

a. Contador de Programa– Contém o endereço da instrução a ser buscada.

b. Registrador de Instrução– Contém a última instrução a ser buscada.

c. Registradores de endereçamento à memória– Contém o endereço de uma posição da memória.

d. Registradores de armazenamento temporário de dados.– Contém uma palavra de dados a ser escrita na memória ou a palavra lida

mais recentemente.

Registradores


Atividades:

• Busca da instrução a ser executada, armazenando-a em um registrador especialmente projetado para esta finalidade;

• Interpretação das ações a serem desencadeadas com a execução da instrução (se é soma, subtração, etc e como realizá-la);

• Geração de sinais de controle apropriados para ativação das atividades requeridas para a execução propriamente dita da instrução identificada. Estes sinais são enviados tanto para componentes internos (ULA, por ex.) quanto externos (MEM, E/S).

Função de Controle


• Em resumo, a área de controle é projetada para entender o que fazer, como fazer e comandar quem vai fazer, no momento adequado.

• Os dispositivos básicos que devem fazer parte dessa área funcional são:

– Unidade de controle (UC);– Decodificador;– Registrador de instrução (RI) ou IR - "instruction register";– Contador de instrução (CI) ou PC "program counter";– Relógio ou "clock";– Registradores de endereço de memória (REM) e de dados da

memória (RDM).

Função de Controle


M P

ULA

RDM

REMCIACCReg

Barramentode endereços

Barramentode dadosCPU

U CDecodificadorde instruções

RIClock

Barramentode controle


Uma implementação do MIPS simplificada, contendo somente:– Instruções de referência à memória: lw, sw – Instruções aritméticas e lógicas: add, sub, and, or, slt– Instruções de fluxo de controle: beq, j

• Implementação genérica:

– usar o contador de programa (PC) para fornecer o endereço da instrução

– Ler a instrução da memória– ler registradores– Usar a instrução para decidir exatamente o que fazer

• Todas as instruções usam a ALU após a leitura dos registradores

Por que? Referência a memória?Aritmética? Fluxo de controle?

Fluxo de Dadose Controle


Resumo / Vista Simplificada:

Dois tipos de unidades funcionais:– Elementos que operam sobre dados (combinacional)– Elementos que contêm estado (sequencial)

Registers

Register #

Data

Register #

Datamemory

Address

Data

Register #

PC Instruction ALU

Instructionmemory

Address



Sem clock vs. com clock

Clocks são usados em lógica síncrona – como um elemento que contem estado pode ser atualizado?

Tempo de ciclo

Borda de subida

Borda de descida



Inclui as unidades funcionais que necessitamos para as instruções

PC

Instructionmemory

Instructionaddress

Instruction

a. Instruction memory b. Program counter

Add Sum

c. Adder

ALU control

RegWrite

RegistersWriteregister

Readdata 1

Readdata 2

Readregister 1

Readregister 2

Writedata

ALUresult

ALU

Data

Data

Registernumbers

a. Registers b. ALU

Zero5

5

5 3

16 32Sign

extend

b. Sign-extension unit

MemRead

MemWrite

Datamemory

Writedata

Readdata

a. Data memory unit

Address



Operando A

Operando B

resultado

Flag de resultado zero



Seta31

0

Result0a0

Result1a1

0

Result2a2

0

Operation

b31

b0

b1

b2

Result31

Overflow

Bnegate

Zero

ALU0Less

CarryIn

CarryOut

ALU1Less

CarryIn

CarryOut

ALU2Less

CarryIn

CarryOut

ALU31Less

CarryIn

32

32

32

Seleção

result

a

b

ALU

Linhas de controle:

000 = and001 = or010 = add

110 = subtract111 = slt



endereçode 32 bitspelo PC

instrução de 32 bits



Para leitura: deve fornecero endereço (Address) e acionar ocontrole de leitura (MemRead=1)

Para escrita deve fornecer o endereço (Address), o dadoa ser escrito no (Writedata) eacionar o controle de escrita

(MemWrite=1)



endereço da próxima

de instrução

endereço da instrução corrente

Quando é sequencial, é o endereço da instrução corrente adicionado de 4 (memória de instruções constituída de bytes)



Usar os multiplexadores para juntar os elementos

PC

Instructionmemory

Readaddress

Instruction

16 32

Add ALUresult

Mux

Registers

Writeregister

Writedata

Readdata 1

Readdata 2

Readregister 1Readregister 2

Shiftleft 2

4

Mux

ALU operation3

RegWrite

MemRead

MemWrite

PCSrc

ALUSrc

MemtoReg

ALUresult

ZeroALU

Datamemory

Address

Writedata

Readdata M

ux

Signextend

Add



Selecionar as operações para executar (ALU, leitura/escrita, etc.)

Controlar o fluxo de dados (entradas para o multiplexador)

A informação vem de 32 bits da instrução

Exemplo:

add $8, $17, $18 Formato de Instrução:

000000 10001 10010 01000 00000 100000

op rs rt rd shamt funct

Operação da ALU baseada no tipo de instrução e código da função




J-type (jump) and I-type (immediate) instructions are fully specified by op. R-type (register) instructions include an additional field funct to determine the exact operation. The fields used in these types are:

6 5 5 5 5 6 bits[ op | rs | rt | rd |shamt| funct] R-type[ op | rs | rt | address/immediate] I-type[ op | target address ] J-type

rs, rt, rd: register operands;Shamt: shift amount;Address/immediate: operand directly.

For example adding the registers 1 and 2 and placing the result in register 6 is encoded:[ op | rs | rt | rd |shamt| funct] 0 1 2 6 0 32 decimal 000000 00001 00010 00110 00000 100000 binary


– Dado o tipo de instrução 00 = lw, sw01 = beq, 10 = aritmética

– Código de função para aritmética

Descrição de uma tabela verdade (que pode ser convertido em portas):

ALUOp Computado do tipo de instrução

ALUOp Funct field OperationALUOp1 ALUOp0 F5 F4 F3 F2 F1 F0

0 0 X X X X X X 0100 1 X X X X X X 1101 0 X X 0 0 0 0 0101 0 X X 0 0 1 0 1101 0 X X 0 1 0 0 0001 0 X X 0 1 0 1 0011 0 X X 1 0 1 0 111

Controle


Lógica combinacional simples (tabela verdade)

Operation2

Operation1

Operation0

Operation

ALUOp1

F3

F2

F1

F0

F (5– 0)

ALUOp0

ALUOp

ALU control block

R-format Iw sw beq

Op0

Op1

Op2

Op3

Op4

Op5

Inputs

Outputs

RegDst

ALUSrc

MemtoReg

RegWrite

MemRead

MemWrite

Branch

ALUOp1

ALUOpO

Controle


Calcular o tempo de ciclo assumindo atrasos desprezíveis exceto:– Memória (2ns), ALU e somadores (2ns), acesso aos registradores (1ns)

MemtoReg

MemRead

MemWrite

ALUOp

ALUSrc

RegDst

PC

Instructionmemory

Readaddress

Instruction[31– 0]

Instruction [20– 16]


Add


RegWrite

4

16 32Instruction [15– 0]

0Registers

WriteregisterWritedata

Writedata

Readdata 1

Readdata 2

Readregister 1Readregister 2

Signextend

ALUresult

Zero

Datamemory

Address Readdata M

ux

1

0

Mux

1

0

Mux

1

0

Mux

1


ALUcontrol

Shiftleft 2

PCSrc

ALU

Add ALUresult

Implementaçãode um ciclo


Uma implementação do MIPS simplificada, contendo somente:– Instruções de referência à memória: lw, sw– Instruções aritméticas e lógicas: add, sub, and, or, slt– Instruções de fluxo de controle: beq, j

• Implementação genérica:

– Usar o contador de programa (PC) para fornecer o endereço da instrução

– Permitir a leitura da instrução da memória e dos registradores– Definir número e tamanho dos registradores– Criar instruções que se façam necessárias– Usar a instrução para decidir exatamente o que fazer

Implementação eFuncionamento


Micro-Arquiteturas


Uma Microarquitetura é dividida em uma Parte Operativa e uma Parte de Controle

• Parte Operativa (ou Caminho de Dados)– Constituída de todos os componentes responsáveis pela execução das operações elementares sobre os dados (transformações nos dados)

• Parte de Controle– Constituída de circuitos sequenciais e/ou memória de programa que gera o controle ciclo-a-ciclo da parte operativa

Micro-Arquiteturas


Physics

Devices

Analog

Circuits

Digital

Circuits

Logic

Micro-

architecture

Architecture

Operating

Systems

Application

Software

electrons

transistors

diodes

amplifiers

filters

AND gates

NOT gates

adders

memories

datapaths

controllers

instructions

registers

device drivers

programs

Micro-Arquiteturas


Micro-Arquitetura


Parte Operativa

• Uma microarquitetura executa instruções que são armazenadas na memória

• Recupera e armazena dados em memória

LEITURA E ESCRITA NA MEMÓRIA

• Necessita de registradores de endereço e dados

• Necessidade de barramentos de endereços e dados

Micro-Arquitetura