transformada rápida de fourier para fpga aluno: arthur umbelino alves rolim([email protected])...

Transformada Rápida de Fourierpara FPGA

Aluno: Arthur Umbelino Alves Rolim([email protected])

Orientador: Manoel Eusébio de Lima([email protected])

Roteiro

• FFT• FloPoCo• Trabalho realizado

– Test Bench– Complex Adder– Complex Multiplier– Butterfly– Butterfly (1,0)– Butterfly (0,-1)– FFT8

• Trabalho a ser realizado

Fast Fourier Transform(FFT)

• Maneira mais eficiente de calcular um DFT com complexidade O(nlogn )

• Domínio do Tempo -> Domínio da Freqüência• Uma família de algoritmos

– Cooley-Tukey– Prime-factor– Bruun's– Rader's– Bluestein's

Fast Fourier Transform(FFT)

• Extensivamente utilizada em várias aplicações de DSP– Análise de espectro– Convolução de alta-velocidade (filtro linear)– Detecção e estimativa de sinais– Identificação de sistemas– Compressão de áudio– Síntese de modelo espectral de som

Radix-2 FFT

• Diagrama Borboleta

)( inLOWinUPwoutLOWinLOWinUPoutUP

inLOWwinUPoutLOWinLOWwinUPoutUP

DIF(Decimation in Frequency)

DIT(Decimation in Time)

FloPoCo (Floating-Point Cores)

• Gerador de cores aritméticos em VHDL com opções de:– Frequência– Fabricante do FPGA( Altera ou Xilinx )– Pipeline– Uso ou não de blocos DSP

• Padrão IEEE e LNS (logarithm number system)• Implementa todas as operações(+,*,/,sqr)• Parametrizada( tamanho de expoente e mantissa

variáveis )• Tratamento de exceções(+∞,-∞,NaN)

Trabalho realizado

• Implementação dos algoritmos de DFT e FFT em C++

• Construção do modelo de referência em SystemC

• Testes na biblioteca FloPoCo• Construção dos blocos básicos da FFT no FPGA• Geração de test benchs• Construção da FFT

Test bench

Entrada

Modelo deReferência

C++

Simulador HDL

Saída

Saída

Comparador

Relatório

idbcazzdiczbiaz

)()(21

2

1

+

+

ac

bd

real

imag

Complex Adder

Relatório de Síntese Complex Adder

Logic Utilization Used Available

Utilization

Number of Slice Registers 1008 28800 3%Number of Slice LUTs 1314 28800 4%

•32 bits

•64 bits

Frequência 303.538MHz


Logic Utilization Used

Available

Utilization

Number of Slice Registers 2098

28800 7%

Number of Slice LUTs 2702

28800 9%

Complex Multiplier

ibcadbdaczzdiczbiaz

)()(21

2

1

x

x+

+x

x

ac

bd

ad

bc

real

imag

Relatório de Síntese Complex Multiplier

•32 bits

•64 bits




Utilization

Number of Slice Registers 1256 28800 4%Number of Slice LUTs 2252 28800 7%Number of DSP48Es 16 48 33%


Utilization


)(''

LOWUPLOW

LOWUPUP

zzwzzzz

ComplexAdder

ComplexMult

ComplexAdder

UPz

LOWz

w

UPz'

LOWz'

ButterFly

Relatório de Síntese Butterfly

•32 bits

•64 bits




Available

Utilization


28800 12%


28800 17%

Number of DSP48Es 16 48 33%


Utilization

Number of Slice Registers 8159 28800 28%Number of Slice LUTs 1265

2 28800 43%


)()('01

'

LOWUPLOWUPLOW

LOWUPUP

zzzzwziwzzz

ComplexAdder

ComplexAdder

UPz

LOWz

UPz'

LOWz'

ButterFly (1,0)

Relatório de Síntese Butterfly (1,0)

•32 bits

•64 bits




Available

Utilization


28800 8%


28800 9%


Available

Utilization


28800 17%


28800 20%

)()()()('

10'

aibbiaizzizzwz

iwzzz

LOWUPLOWUPLOW

LOWUPUP

ButterFly (0,-1)

ComplexAdder

ComplexAdder

UPz

LOWz

UPz'

LOWz'Change

Relatório de Síntese Butterfly (0,-1)

•32 bits

•64 bits




Available

Utilization


28800 8%


28800 9%


Available

Utilization


28800 17%


28800 20%

Relatório de Síntese FFT8 32 bits

•Normal

•Otimizado




Utilization



Utilization


Relatório de Síntese FFT8 64 bits

•Normal

•Otimizado



Logic Utilization Used Available Utilization

Number of Slice Registers 91014 28800 316%

Number of Slice LUTs 141447 28800 491%



Utilization


Quantidade de Blocos Aritméticos

Op. de ponto flutuante

FFT-2 FFT-4 FFT-8

Somadores 6 24 72Multiplicadores 4 12 48Somadores Ot. 4 16 52Multiplicadores

Ot.0 0 8

Trabalho a ser realizado

• Finalizar implementação de um case para validação

• Finalizar escrita da dissertação

Dúvidas

transformada rápida de fourier para fpga aluno: arthur umbelino alves rolim([email protected])...

Documents