Sistemas Digitais

Pinagem

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Pinagem

Pinagem:

– Relação entre os pinos da plataforma e as entradas e saídas do sistema

Sem isso o sistema não funciona!

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Pinagem

Entradas baseadas em texto (VHDL) ou diagrama esquemático (block diagram)

Projeto com uso de funções (blocos) de bibliotecas– portas lógicas, flip-flops, pinos e outras primitivas– possibilidade de criação de biblioteca do usuário (permite criação de

símbolos)

Ferramentas para simulação e análise das saídas dos circuitos (waveforms)

Software integrado para geração de sistemas/plataformas: SOPC Builder

Conselheiro para otimização de temporização e recursos

Implementação na plataforma UP1

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – Tipos de Arquivos

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – Fluxo

Fluxo de Desenvolvimento

– Concepção do sistema em VHDL ou esquemático– Submissão das entradas no sistema– Simulação– Correção de erros, quando necessário– Implementação na UP1

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – Fluxo

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – Ambiente

Ambiente de Projeto

– Criar novo projeto– Entrada esquemática

Editor– Compilar/mapear circuito no FPGA– Simulação

Resultado (waveforms)

Ambiente de Projeto

Criar novo projeto

1. Criar novo projeto

2. Criar novo projeto

3. Escolha área de trabalho4. Nome do projeto

5. Nome do nível de hierarquia mais alto do projeto

6. confirmar

Entrada esquemática

Cria editor esquemático

Portas lógicas/pinos (E/S)

Fios e barramentos

zoom

Full screen on/off

texto

Entrada esquemática - Editor

Portas lógicas/pinos

primitivas

fios pino

Entrada esquemática - Editor

2. Compilar/mapear o circuito no FPGA

1. Salvar projeto

Compilar/Mapear circuito no FPGA

Compilar/Mapear circuito no FPGA

1. Criar sinais para simulação

Simulação

2. Click (botão direito)

3. Selecione sinais p/simulação

4. Start

4. Escolha sinais

OK

Sinais escolhidos

Simulação

Full screen (on/off)

Click sinal de entrada p/formar onda de simulação

Simulação

1. Gere ondas p/A,B e C.a. Use um clock (para geração automática) oub. Gere os valores passo a passo

1. Ajuste tamanho do grid de amostragem (grid size). Ex: 10 ns2. Tempo de simulação. Ex: 100 ns

Simulação

1. Executar Simulação

Simulação

Simulação – Resultados

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – Laboratório

Primeira Atividade– Desenvolver um circuito de alarme de um automóvel com a seguinte

característica funcional: o alarme/advertência deve ser acionado quando a ignição estiver acionada (carro ligado) e pelos menos uma das portas estiver aberta.

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – Laboratório

Primeira Atividade– Etapas do projeto:

Identificar os sinais de entrada e de saída do circuito; Levantar a tabela verdade do circuito; Deduzir e otimizar as equações booleanas da cada sinal de saída; Implementar o circuito no Quartus II; Baixar o circuito na UP1 (plataforma de prototipação da Altera).

Essa atividade deve ser apresentada até o final desta aula!

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – Laboratório

Segunda Atividade– Uma companhia instituiu o seguinte controle para o acesso de seus

três estacionamentos: cada empregado tem um cartão que deve ser inserido numa brecha especial que existe em cada portão - o portão só abrirá se o empregado estiver autorizado a usar o estacionamento.

– Devemos implementar esse controle de acordo com as tabelas abaixo:

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – Laboratório

Segunda Atividade– Etapas do projeto:

Identificar os sinais de entrada e de saída do circuito; Levantar a tabela verdade do circuito; Deduzir e otimizar as equações booleanas da cada sinal de saída; Implementar o circuito no Quartus II; Baixar o circuito na UP1 (plataforma de prototipação da Altera).

Essa atividade deve ser apresentada até 20 minutos após o início da próxima aula!

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – UP1

UP1 – Placa de prototipação da Altera

Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Introdução ao Quartus II – Sugestões

Sugestões de Leitura:– Introduction to Quartus II (pdf)

www.cin.ufpe.br/~if675/arquivos/referencias/manuais/intro_to_quartus2.pdf

– Getting Started With Quartus II Software http://www.altera.com/products/software/products/quartus2/getting-started/qts-

getting-started.html

– Quartus II Development Software Version 6.0 Literature

http://www.altera.com/literature/lit-qts.jsp

Sugestão de download:– Quartus II Web Edition Software Version 6.0

http://www.altera.com/products/software/products/quartus2web/sof-quarwebmain.

html

Sistemas Digitais

Introdução ao Quartus II