sÍncronos circuitos sequenciais sistemas ?· sistemas digitais circuitos sequenciais sÍncronos -...

Download SÍNCRONOS CIRCUITOS SEQUENCIAIS SISTEMAS ?· sistemas digitais circuitos sequenciais sÍncronos - 2…

Post on 25-Sep-2018

213 views

Category:

Documents

0 download

Embed Size (px)

TRANSCRIPT

  • SISTEMAS DIGITAIS

    H. Neto, N. HortaSetembro de 04

    CIRCUITOS SEQUENCIAISSNCRONOS

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 2

    H. Neto, N. HortaSetembro de 04

    SUMRIO:CIRCUITOS DE MOORE E MEALY

    CARACTERIZAO

    ESPECIFICAO

    SNTESE

    CONVERSO

    EXEMPLOS

    PROJECTOS ALTERNATIVOS1 FLIP-FLOP / ESTADO

    UTILIZAO DE CONTADORES

    SIMPLIFICAO DE MQUINAS DE ESTADOS

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 3

    H. Neto, N. HortaSetembro de 04

    CIRCUITOS DE MOORE E MEALY (CARACTERIZAO)

    C.C.(Circuito

    Combinatrio)

    Memria(Flip-Flops)

    Mquina Sequencial (Sincrona)Modelo Geral

    EntradasActuais (x)

    SadasActuais (z)

    EstadoActual(EA)

    EstadoSeguinte

    (ES)

    CP

    ***

    ***

    ***

    ***

    MODELO GERAL

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 4

    H. Neto, N. HortaSetembro de 04

    CIRCUITOS DE MOORE E MEALY (CARACTERIZAO)

    EntradasActuais

    Memria(Flip-Flops)

    CP

    C.C.(Lgica de

    Est.Seguinte)

    C.C.(Lgica de

    Sada)

    (ES) SadasActuais(EA)

    Mquina de MOORE

    Modelo de Moore: Circuito no qual as sadas so funo directa do estado.

    Modelo de Mealy: Circuito no qual as sadas so funo do estado e das entradas.

    EntradasActuais

    Memria(Flip-Flops)

    CP

    C.C.(Lgica de

    Est.Seguinte)

    C.C.(Lgica de

    Sada)

    (ES) SadasActuais

    (EA)

    Nota: Em geral, os circuitos de Moore apresentam uma maior simplicidade na gerao das sadas, enquanto os circuitos de Mealy conduzem a um menor nmero de estados e eventual reduo do nmero de FFs necessrios.

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 5

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MOORE (ESPECIFICAO)

    Diagrama de estados: Cada estado identificado atravs de um crculo com uma referncia nica e as sadas que lhe esto associadas (mquina de Moore). Cada transio entre estados descrita atravs de um vector ao qual est associado o valor das entradas que conduzem a essa transio.

    OU

    Para anlise da especificao e sntese de mquinas de estados segundo os modelos de Moore e de Mealy, utilizar-se- um exemplo do projecto de um detector de sequncia. Em particular, o projecto a realizar ter por objectivo determinar uma sequncia de trs 1s na entrada X.

    A/0 D/1C/0B/0X=0

    X=0

    X=1 X=1 X=1 X=1

    X=0X=0X=0

    A/1 D/0C/0B/0X=...111

    X=1

    X=0 X=1 X=1

    X=1X=0X=0

    X=0

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 6

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MOORE (SNTESE)

    Tabelas de Transio de Estados e Tabelas de ExcitaoPor fim, a especificao da mquina de estados pode ainda ser realizada atravs da construo de uma tabela de transio de estados, onde se explicitam as sadas para cada estado (Moore) e os estados seguintes em funo das vrias entradas.

    ABCD

    Estado Presente

    BCDD

    X=1Estado SeguinteSada Presente

    Z X=00001

    AAAA

    A/0 D/1C/0B/0X=0

    X=0

    X=1 X=1 X=1 X=1

    X=0X=0X=0

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 7

    H. Neto, N. HortaSetembro de 04

    CODIFICAO DE ESTADOS

    Na sntese da mquina de estados necessrio substituir a representao simblica dos estados por cdigos binrios codificao de estados.

    Se a mquina tem m estados, o cdigo tem que ter pelo menos n bits, tal que m 2n. Em geral, usa-se o nmero mnimo de bits necessrio (corresponde ao nmero mnimo de flip-flops). No entanto, veremos adiante que a utilizao de um nmero de bits de estado superior ao mnimo pode ser , nalguns casos, vantajosa.

    Por facilidade, as codificaes mais utilizadas so as que correspondem ordenao segundo o cdigo binrio ou segundo o cdigo de Gray. No entanto, qualquer codificao que atribua cdigos diferentes a estados diferentes conduz a implementaes correctas.

    A seleco do cdigo mais apropriado para uma dada implementao (p.ex. o cdigo que conduz ao circuito mais simples) no trivial. Existem algoritmos mais ou menos complexos para tentar obter a melhor codificao, mas o seu estudo est fora do mbito desta cadeira (uma heurstica simples , por exemplo, escolher o cdigo de modo a minimizar as mudanas de bits em estados consecutivos da mquina).

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 8

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MOORE (SNTESE)

    Aps a especificao da mquina pretendida o processo de sntese inicia-se com a atribuio de uma codificao aos estados e a seleco dos FFs a utilizar (conforme descrito na sntese de contadores).

    00011011

    Q1Q0ABCD

    Estado

    00011011

    Estado PresenteQ1Q0 em (n)

    01101111

    X=1

    Estado Seguinte Q1Q0 em (n+1)

    Sada PresenteZ X=00001

    00000000

    Tabelas de Transio de Estados e Tabelas de Excitao (cont)

    ABCD

    Estado Presente

    BCDD

    X=1Estado SeguinteSada Presente

    Z X=00001

    AAAA

    Tabelas de Codificao de Estados

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 9

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MOORE (SNTESE COM FF JK)

    O processo de sntese prossegue com a determinao, atravs da construo de mapas de Karnaugh, das entradas dos FFs como funo das entradas do circuito e do estado anterior.

    00 01 11 10

    0

    1 0

    0

    x x

    x

    1

    0 x

    00 01 11 10

    0

    1 1

    x

    x 1

    0

    x

    0 x

    J1

    J0

    00 01 11 10

    0

    1 x

    x

    0 0

    1

    x

    x 1

    00 01 11 10

    0

    1 x x

    xx

    K1

    K0

    Q1Q0x

    Q1Q0x

    Q1Q0x

    Q1Q0x

    1

    01

    1

    0 1

    0

    1 0

    0 0

    1

    Q1Q0

    Z

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 10

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MOORE (DIAGRAMA LGICO COM FF JK)

    Por fim, obtm-se o seguinte diagrama lgico, correspondente ao detector de sequncia pretendido:

    Sugesto: determine a frequncia mxima com que este circuito funciona correctamente.

    1K

    C1

    1J1K

    C1

    1JX

    CLK

    Z

    Q0Q1

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 11

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MOORE (DIAGRAMA TEMPORAL)Na mquina de Moore a sada depende apenas do estado: a sada varia na sequncia damudana de estado, portanto muda na sequncia da transio de relgio e mantm-se constante durante o resto do ciclo de relgio.

    X

    CLK

    0 1 1 0 1 1 1 1

    A B C A B C D AEstado D

    0

    Z

    DC

    0

    X

    CLK

    ZZ Correcto

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 12

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MOORE FF D codificao 1

    X

    Q1Q00100 1011

    0

    1

    0000

    1110

    Q1 10

    0

    1

    00

    10

    Q0

    011 QXQXD += 010 QXQXD += 01 QQZ =

    1D

    C1

    1D

    C1

    Q1

    Q0

    X

    CLKZ

    Codificao de Estados

    11D01C10B00A

    X

    Q1Q00100 1011

    0

    1

    0000

    1101

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 13

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MOORE FF D codificao 2

    X

    Q1Q00100 1011

    0

    1

    0000

    1110

    ( )01011

    QQXQXQXD

    +=+=

    10 QXD = 01 QQZ =

    Q1 10

    0

    1

    00

    01

    Q0

    1D

    C1

    1D

    C1

    Q1

    Q0

    X

    CLKZ

    Codificao de Estados

    01D11C10B00A

    X

    Q1Q00100 1011

    0

    1

    0000

    0011

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 14

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MEALY (ESPECIFICAO)

    Para o estudo das mquinas de Mealy considera-se, tal como no caso das mquinas de Moore, o projecto de um detector de sequncia de trs 1s na entrada X.

    Neste caso o diagrama de estados altera-se de acordo com a filosofia da mquina de Mealy, ou seja, a sada deixa de estar exclusivamente dependente do estado e da a sua representao surgir, habitualmente, nos vectores correspondentes s transies entre estados onde se reflecte, tambm, a influncia das entradas nessas sadas.

    Conforme se pode observar, neste caso o comportamento do circuito pode ser modelado com um nmero de estados inferior ao modelo de Moore. Contudo, neste caso particular no h reduo do nmero de FFs, apenas a existncia de indiferenas suplementares nos mapas de Karnaugh que podem conduzir a uma maior simplificao da lgica associada gerao das entradas. Em contrapartida, a gerao da sada ser mais complexa.

    A CBX/Z 0/0

    1/0 1/0 1/1

    0/00/0

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 15

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MEALY (SNTESE)

    A estrutura da tabela de transio de estados alterada de modo a reflectir a diferente opo na gerao das sadas.

    ABC

    Estado Presente

    B/0C/0C/1

    X=1

    Estado Seguinte e Sada Presente (Z)

    X=0A/0A/0A/0

    A CBX/Z 0/0

    1/0 1/0 1/1

    0/00/0

  • SISTEMAS DIGITAIS

    CIRCUITOS SEQUENCIAIS SNCRONOS - 16

    H. Neto, N. HortaSetembro de 04

    MQUINA DE MEALY (SNTESE)

    A codificao de estados indicada, conduz a:

    ABC

    Estado Presente

    B/0C/0C/1

    X=1

    Estado Seguinte e Sada Presente (Z)

    X=0A/0A/0A/0

    000110

    Q1Q0ABC

    Estado

    000110

    Estado PresenteQ1Q0

    01/010/010/1

    X=1

    Estado Seguinte e Sada Presente (Z)

    X=000/000/000/0

    Tabelas de Codificao de Estados

Recommended

View more >