UNIVERSIDADE FEDERAL DA BAHIA

Escola Politcnica

Departamento de Engenharia Eltrica

Relatrio Aula Pratica: Modulao por Chaveamento de Freqncia - FSK ENGC53 Laboratrio Integrado V Jadyson de Jesus da Silva

Sheila Cristina Santana Couto

ngelo M. Fernandes Moreira

Salvador, 17 de dezembro de 20141 ObjetivoEstudar o princpio de operao de FSK por experimentos. Alm disso, estudar dois mtodos diferentes de demodulao FSK, pelo mtodo da sincronizao de circuitos e pelo mtodo PLL.2 - Metodologia UtilizadaA metodologia utilizada para esta prtica foi: A partir de um roteiro com as instrues e procedimentos a ser cumpridos, observa na prtica que os fenmenos tericos descritos pelo roteiro realmente se comprova. Como tambm analisar e discutir possveis variaes entre os resultados esperados e os realmente obtidos.3 Procedimento Prtico 3.1 Equipamentos UtilizadosGerador de Dados U-2970AModulao Balanceada Dupla U-2970C

Oscilador Controlador de Tenso (VCO) U-2970E

Regenerador de Clock de dados U-2970F

Recuperador de Dados U-2970G

Receptor de Dados U-2970HMdulo de udio U-2970K

Circuito de Sintonia U2970L

Fonte de Alimentao U-2970M

Conjuntos de Cabos de Alimentao U-2970N

Osciloscpio Digital

3.2 Procedimentos Realizados e Concluses3.2.1 Mtodo de circuito sintonizadoFizemos a montagem do circuito conforme orientado no roteiro e fizemos os ajustes necessrios no osciloscpio.Em seguida, colocamos o test bit do mdulo U-2970A em 01101100 e verificamos o seguinte resultado no osciloscpio.

Fig. 1 Sinal NRZ e a demodulao do sinal.

Esta figura mostra a demodulao acontecendo, e houve uma presena muito grande de rudo.Dando continuidade, colocamos todos os bits em zero em seguida colocamos todos os bits em 1 pressionando o boto MSB por mais de 1 segundo. Resultando na figura abaixo:

Fig.2 - Sinal para todos os bis em zero.

Fig. 3 Sinal para todos os bits em 1.

Para o sinal com todos em bits em zero h um perodo maior do que quando todos os bits esto em 1.Em seguida, colocamos todos os bits em zero no mdulo U-2970A, depois ajustamos a sintonia do mdulo U-2970L para maximizar o sinal do CH2 do osciloscpio, foi observado uma diferena de fase de 90 gerado pelo circuito sintonizado, conforme figura abaixo.

Fig. 4 Diferena de fase entre o circuito sintonizado e o sinal modulado

Depois fizemos um novo ajuste no osciloscpio conforme orientado no roteiro, ajustamos o mdulo U-2970A para 01101100. Neste caso, constatou-se que os sinais do NRZ-data e a sada do modulador eram as mesmas (apesar da grande presena de rudo). Este resultado mostrado abaixo.

Fig. 5 Sinal de dados ZNR e sinal de sada do modulador

Em seguida fizemos uma troca das conexes 7 e 8 e observamos o resultado na figura 6 que uma oposio de fase. E depois foi removida a resistncia de 2k do mdulo U-2970L, observou-se que a frequncia de Ringing misturada com o sinal de entrada, o que mostra o Beat effect, conforme figura 7.

Fig. 6 Sinal de sada do modulador com a troca das conexes 7 e 8.

Fig. 7 Sinais aps a retirada da resistncia.

Restauramos as conexes e ajustamos o osciloscpio conforme orientado no roteiro. Depois ajustamos o Squarer Bias Volume do mdulo U-2970F e conseguimos obter a mesma forma de onda. Mostrada na figura 8.

Fig.8 Sinais de entrada e sada do Data SquarerDepois ajustamos o Width e o delay do mdulo U-2970F, ento observamos a mesma forma de onda do clock in do mdulo de regenerao e do terminal mono estvel deste mdulo. Resultando na figura 9.

Fig. 9 Pulso mono estvel e o clock in do mdulo U-2970FEm seguida colocamos o CH2 do osciloscpio a conexo 13, colocamos o test bit do mdulo U-2970A em 01001100 e ajustamos o delay do mdulo U-2970F para sincronizar os dois canais. O resultado mostrado na figura abaixo.

Fig. 10 Bit Clock e NRZ Data (forma de onda ajustada)Finalmente, conectamos o CH1 do osciloscpio a conexo 14 e o CH2 a conexo 20, ajustamos o Bias do mdulo U-2970G e ento a forma de onda idntica da sada aparece na entrada do CH1 pode aparecer no CH2. Contudo o obtivemos um resultado satisfatrio devida a dificuldade no trigger (conforme j mencionado pelo monitor do laboratrio).3.2.2 Mtodo PPL de demodulaoNeste parte fizemos a outra montagem conforme orientado no roteiro e ajustamos o osciloscpio como orientado.Colocamos o test bit em 01011000, ajustamos o CH2, removendo a conexo com o primeiro

mdulo VC e colocamos o U-2970E para a posio de 0V e ento a mesma foi recolocada. Dessa forma obtemos o seguinte resultado:

Fig. 11 Sinal RZ e 0/P zeroEm seguida ajustamos os bal a e o bal b de forma que a onda do CH1 ficasse prxima a do CH2. E obtemos o resultamos mostrado abaixo:

Fig. 12 Sinal de Sada ajustado o bal a e bal b

Depois conectamos o CH2 a conexo 14, conforme orientado. O resultado mostrado abaixo.

Fig. 13 Sinal RZ e Sinal mais suaveNo data square foram adicionados ao comparador o sinal suavizado. Fizemos a conexo do CH1 em uma das entradas do mdulo U-2970F e o CH2 na sada do comparador, e deixando a sada ser regenerada da polaridade negativa para a positiva, foi possvel ver o sinal regenerado. Como mostra a figura abaixo.

Fig. 14 Sinal de Polaridade regeneradaDepois, fizemos as conexes do osciloscpio conforme orientado no roteiro e fizemos o ajuste do Bias Volume no boto do Data Squarer do Mdulo U-2970F. Este sinal regenerado mostrado na figura abaixo.

Fig. 15 - Sinal de polaridade regenerada

Conectamos a CH1 a conexo 17, vimos um trem de pulsos como Bit Clock obtido quando conectado a Logical OR a sada dos dois comparadores. O resultado mostrado na fig. 16.

Fig. 16 Sada da conexo 14 e a sada da Logical OR

Finalmente conectamos a CH1 a conexo 17 e CH2 a conexo 19, ajustamos o Width do mdulo U-2970F e ento sincronizamos os dois canais de forma a obtermos a figura 17.

Fig. 17 - Sada da porta OR e sada do mdulo de regeneraoTentamos ajustar o Delay do mdulo U-2970F, na tentativa de reconstruir o clock contudo no foi possvel o ajuste perfeito dos sinais. Por isso, no foi possvel observa a ultima etapa do experimento (da mesma forma que o monitor tambm no conseguiu).4 Concluso

Constou-se que na modulao FSK a frequncia da portadora muda com a mensagem sinal, nota-se tambm a necessidade da presena do Voltage-controller Oscillator em ambos os mtodos. Os dois mtodos apresentados (Circuito sintonizado e PPL de demodulao) so satisfatrios para a demodulao do sinal. Os resultados obtidos no experimente foram bastante satisfatrios, exceto em alguns momentos devido a presena do rudo e em algumas situaes devido a problemas no Trigger, mas foram devidamente mencionadas pelo monitor que haveria tal dificuldade.5 Bibliografia

Minipa, Experincia 6: Modulao por Chaveamento de Frequncia FSK. EMBED PBrush

EMBED PBrush

14