organização e arquitetura de computadores 2ºsemestre aula 09 – parte 1 prof. carlos vinícius...

Organização e Arquitetura de Computadores

2ºSemestre

Aula 09 – Parte 1

Prof. Carlos Viní[email protected]

SERVIÇO NACIONAL DE APRENDIZAGEM COMERCIALFACULDADE DE TECNOLOGIA SENAC PELOTAS

Memórias

rr-09-r.01

Memórias

rr-09-r.01

-Função: Armazenar dados e programas (conjunto de instruções), permitindo o processamento automático dos dados.

-Para serem executados pela CPU, os programas devem estar armazenados na Memória (como veremos, Memória principal).-Unidade básica é o Bit-Diferentes maneiras de se organizar a memória

- Hoje em dia o padrão é o byte- Cada byte representa um endereço de memória

Memórias

rr-09-r.01

-Memória Principal (MP)- Limitada (armazena somente alguns programas e dados).- É a memória de trabalho, nela são carregados todos os programas e dados usados pela CPU no momento.- Geralmente o seu conteúdo será perdido uma vez que o computador seja desligado. - Ex.: RAM (RandomAccess Memory)

-Memória Secundária (MS)- Grande capacidade de armazenamento- Mais lentas do que a MP- Geralmente não-voláteis, permitindo guardar os dados permanentemente.- Ex.: Discos rígidos (HD - Hard Disk), CDs, DVDs, disquetes, Pendrives, etc.

-E a Memória Cache?

Memórias (Principal)

rr-09-r.01

-Pirâmide:-Registradores (topo)-Cache-Memória principal -Disco magnético-Sistemas de backup (base)

-Década de 1990:-Memórias vendidas em chips únicos (1Kbit até 1Mbit)-Vendidas separadamente-Primeiros PCs tinham soquetes vazios para encaixe dos chips

-Atualmente:-Grupo de chips montados em placas de memória


rr-09-r.01

-Atualmente (continuação):-SIMM (Single Inline Memory Module)

-Módulo único de memória em linha-Conector com 72 contatos-Transferem 32 bits por ciclo de relógio (clock)

-DIMM (Dual Inline Memory Module)-Módulo duplo de memória em linha-Conector com 168 contatos (84 em cada lado da placa)-Transferem 64 bits por ciclo de relógio (clock)

-SO-DIMM (Small Outline DIMM – DIMM de pequeno perfil)-Usado em laptops

-Configuração típica de SIMM ou DIMM:-8 chips de dados de 32MB cada com um total de 256MB


rr-09-r.01

-Códigos de correção de erros:-Acrescentar bits de paridade nas memórias principal é possível-Taxa média de erro de um módulo é de 1 erro a cada 10 anos-Posto a taxa média acima, computadores domésticos omitem esse algoritmo

Chip avulso

SIMM

DIMM

Memórias (RAM e ROM)

rr-09-r.01

-RAMs e ROMs-Todas memórias que estudamos até aqui podem ser lidas e escritas

-Este tipo de memória é denominado RAM-RAM = Randon Access Memory (Memória de acesso aleatório)

-RAMs:-Dois modelos: estáticas e dinâmicas

-Estáticas:-Arquitetura mais sofisticada (flip-flop – 6 transistores por bit)-Guardam a informação enquanto há energia-Possuem menor capacidade (densidade baixa)

Transistor


rr-09-r.01

-RAMs (memória volátil – perde dados/informações) :-Dois modelos: estáticas e dinâmicas

-Dinâmica:-Arquitetura mais simples (1 transistor por bit)-Não guardam a informação por muito tempo

-Possuem sistemas de atualização de dados -Tem alta capacidade de armazenamento (densidade alta)

Transistor

Memórias principais usam o modelo de RAM Dinâmica na suas construções.


rr-09-r.01

-RAMs Dinâmicas (Tipos):-DRAM FPM (Fast Page Mode – modo de página rápida)

-Organização da memória em forma de matriz com endereços em linhas e colunas para armazenagem dos bits (RAS – linha e CAS - coluna).

-DRAM EDO (Extended Data Output – saída de dados ampliada)-Vantagem de dar a possibilidade de iniciar uma segunda referência à memória antes da primeira ser terminada.

-Até aqui:-Funcionamento assíncrono com o sistema de clock do sistema principal.-Problema: evolução dos processadores e taxas de clock

-Tudo deveria ser sincronizado


rr-09-r.01

-RAMs Dinâmicas (Tipos):-SDRAM (Synchronous DRAM – DRAM síncrona)

-Composição híbrida da RAM estática e dinâmica comandada pelo relógio do sistema (clock da arquitetura)-Vantagem: elimina sinais de controle extras ao processo, usa o clock do sistema principal e aumenta o desempenho.

-SDRAM DDR (Double Data Rate – dupla taxa de dados)-Este chip de memória produz saída na borda ascendente e descendente do clock do relógio, dobrando a taxa de dados.

-Ex.: DDR 8 bits a 200MHz. Qual o seu burst (taxa de saída)?2 x 8 x 200.000.000 = 3,2Gbps


rr-09-r.01

-ROMs (memória não volátil – não perde dados/informações)-Brinquedos, eletrodomésticos, carros, etc... Os programas e dados devem permanecer mesmo após a interrupção do fornecimento de energia.-Após instalados, nem o programa nem os dados podem ser alterados.

-Resumo: memórias somente de leituras e não podem ser alteradas depois da sua manufatura.

-São muito baratas quando fabricadas em escala-Ao serem fabricadas os dados e programas são gravados por um processo fotossensível-Para se mudar os dados e programas é necessário trocar o chip inteiro


rr-09-r.01

-ROMs-Problema encontrado por empresas requisitantes de ROMs:

-Tempo de fabricação muito grande entre o pedido e entrega dos chips

-PROM – Programable ROM (ROM programável)-Pode ser programada em campo eliminando grandes tempos de espera. Composta por vários minúsculos fusíveis, este eram queimados fazendo sua programação.

-EPROM – Eraseble PROM (PROM apagável)-Ao expor a janela de quartzo a luz ultravioleta por um longo tempo 15 mim, todos os bits são fixados em 1 e esta ROM pode ser reprogramada.


rr-09-r.01

-ROMs-EEPROM (Electrically EPROM – EPROM elétrica)

-Pode ser apagada com pulsos elétricos ao invés de luz ultravioleta em uma câmara especial.-Pode ser reprogramada no local sem a necessidade de um dispositivo especial ou ser desencaixada do seu local.-Desvantagem de terem 64x menos capacidade que as EPROM.

-EEPROM Flash (Flash memory – memórias flash)-Cartões de memória e pen-drives-Desvantagem: capacidade comparada a discos e desgaste (apresentam problemas após 100mil utilizações)


rr-09-r.01

Comparativo:

Tipo Categoria Modo de apagar

Volátil Utilização típica

SRAM Leitura/escrita Elétrico Sim Cache nível 2

DRAM Leitura/escrita Elétrico Sim Mem. Princ. Antiga

SDRAM Leitura/escrita Elétrico Sim Mem. Princ. Nova

ROM Somente leitura Não é possível Não Dispositivos em geral

PROM Leitura/escrita 1 vez Não é possível Não Dispositivos em geral

EPROM Leitura/escrita Luz UV Não Protótipos

EEPROM Leitura/escrita Elétrico Não Protótipos

Flash Leitura/escrita Elétrico Não Memory card / pen-drive

Memórias (Discos Magnéticos)

rr-09-r.01

Disco magnético:•Composto por 1 ou mais pratos de alumínio com um revestimento magnetizável.•Inicialmente esses pratos tinham 50 cm de diâmetro.•Atualmente, entre 3 e 12 cm. •Laptops tem discos de menos de 3 cm.•Um cabeçote com uma bobina flui sobre a superfície para magnetizar ou desmagnetizar o disco.

•Conceitos:•Trilha – conjunto de bits gravados em uma rotação completa.


rr-09-r.01

•Conceitos:•Setores – cada trilha é dividida em setores.

•Cada setor é precedido de um Preâmbulo.•Preâmbulo – permite a sincronização do cabeçote no processo de leitura e escrita.

•Cada setor é sucedido de um ECC.•ECC – Error Correcting Code (Hamming ou outro)

•Entre os setores há uma lacuna de interseção.

Curiosidade: alguns fabricantes informam a capacidade de seus discos no estado sem formatação. Sem considerar preâmbulos, lacunas e ECC. Considerando esses itens o disco fica com sua capacidade cerca de 15% reduzida.


rr-09-r.01

•Trilha•Os discos tem aproximadamente 5.000 e 10.000 trilhas por centímetro.•Uma trilha não é um sulco na superfície e sim apenas um anel magnetizável.•Conjunto de trilhas forma os cilindros.

•Disco•Os discos são compostos por vários pratos.•Cada superfície do prato tem seu próprio cabeçote de leitura e gravação.


rr-09-r.01

•Disco•Os discos possuem uma “CPU” completa.

•Leitura / escrita / formatação•Movimentação do braço•Detecção e correção de erros•Manipulação de buffers

•Cache de setores com potencial de uso futuro•Remapeamento de setores ruins

Memórias (Discos Magnéticos - RAID)

rr-09-r.01

•RAID (Redundant Array of Inexpensive Disks – Arranjo redundante de discos baratos)

•Por questões de marketing o “Inexpensive” foi trocado para “Independent”. Com isso poderia ser utilizado discos caros nessa arquitetura.•Dois focos fundamentais:

•Sistemas de backup e tolerância a falhas•Aumento de performance

•Rival ao RAID = SLED (Single Large Expensive Disk – Disco único grande e caro)


rr-09-r.01

•RAID (Redundant Array of Inexpensive Disks – Arranjo redundante de discos baratos)

•Idéia chave:•Substituir a controladora de discos•Colocar vários discos

•Tudo deve seguir funcionando normalmente•Para o S.O. deve ser tudo transparente•Formas de gravação / leitura dos dados deve ser a mesma pelos programas

•RAID de Software x Hardware: •Software – algoritmo complexo de implementar X Hardware – custo elevado da controladora.

•Tipos de RAID•RAID nível 0 até RAID nível 6


rr-09-r.01

-Uma palavra que usa 4 setores será gravada da seguinte forma:-Setor 1 da palavra no strip 0.-Setor 2 da palavra no strip 1 e etc.

-Não é um RAID “verdadeiro” pois não tem redundância de dados-Onde fica armazenado o setor 5 de uma palavra qualquer?

-No strip 4.-Leitura de 1 palavra de memória com 4 setores 4 vezes mais rápida pois os 4 setores são lidos de uma só vez.


rr-09-r.01

-É um RAID “verdadeiro” pois tem redundância de dados-Mesma implementação de gravação e leitura do RAID nível 0


rr-09-r.01

-É um RAID “verdadeiro” pois tem redundância de dados-Usa o algoritmo de Hamming

-Grava cada bit de uma palavra de memória em um disco diferente-As palavras de memórias são divididas em nibbles (4 bits)


rr-09-r.01

-É um RAID “verdadeiro” pois tem redundância de dados-Usa o algoritmo simplificado de detecção de erros (bit a bit)

-Caso algum drive falhe, o controlador identifica o drive e a paridade do disco de paridade para corrigir o problema.

-As palavras de memórias são divididas em nibbles (4 bits)


rr-09-r.01

-É um RAID “verdadeiro” pois tem redundância de dados-Usa o algoritmo simplificado de detecção de erros (setor a setor)

-Caso algum drive falhe, o controlador identifica o drive e a paridade do disco de paridade para corrigir o problema.

-Problema: se um dado for alterado, toda a paridade deve ser recalculada e o drive de paridade torna-se um gargalo.


rr-09-r.01

-Mesmo funcionamento do RAID nível 4-Resolve o problema do gargalo do drive de paridade distribuindo a carga de paridade uniformemente entre todos os drives-A reconstrução de um drive com problema é possível mas extremamente complexo

Memórias (CACHE)

rr-09-r.01

-Historicamente as CPU sempre foram mais rápidas que memórias;-Memórias melhoraram e CPU também;

-Desequilíbrio permaneceu.

-Projetistas costumam usar novas tecnologias para aumentar a capacidade das memórias e não a velocidade.

-CPU faz uma requisição e aguarda vários ciclos de CPU para ter resposta da memória.

-Problema econômico e não tecnológico. -Há tecnologia para se construir memórias tão rápidas quanto o processador mas elas tem que ficarem localizadas dentro do processador.

-Dados trafegados em barramento geram uma operação muito lenta.

Memórias (CACHE)

rr-09-r.01

-Instalar memória em um chip de CPU faz com que ela fique maior;-Custo aumenta;

-Melhor opção:-Pequena quantidade de memória rápida ou-Grande quantidade de memória lenta

-Solução intermediária:-Memórias CACHE

-Antes... dois conceitos importantes:-Latência: tempo de demora na entrega de um operando.-Largura de banda: quantidade de dados fornecida por unidade de tempo.

Memórias (CACHE)

rr-09-r.01

-Memória CACHE:-Conceito – as palavras de memória usadas com mais freqüência são mantidas em uma memória intermediária chamada: cache.-Quando a CPU precisa de uma palavra ela examina primeiro a cache.-Somente se a palavra não estiver na cache a memória principal é utilizada.-Se uma fração substancial das palavras estiver na cache, o tempo de acesso médio pode ser muito reduzido.

-Logo, desempenho depende da cache.

Memórias (CACHE)

rr-09-r.01

-Resumindo:Memória CACHE é um dispositivo de acesso rápido, interno a um sistema, que serve de intermediário entre um operador de um processo e o dispositivo de armazenamento ao qual esse operador acede. A vantagem principal na utilização de um cache consiste em evitar o acesso ao dispositivo de armazenamento - que pode ser demorado -, armazenando os dados em meios de acesso mais rápidos.O uso de memórias cache visa obter uma velocidade de acesso a memória próxima da velocidade de memórias mais rápidas, e ao mesmo tempo disponibilizar no sistema uma memória de grande capacidade, a um custo similar de memórias de semicondutores mais baratas.

Memórias (CACHE)

rr-09-r.01

-Acesso dos programas na memória:-Programas não acessam suas memórias em total aleatoriedade.-Se uma dada referência à memória for para o endereço A, é muito provável que a próxima referência à memória estará na vizinhança geral de A.

-Por que a desfragmentação de dados é importante?-Este processo faz com que instruções e dados de um programa fiquem próximos uns dos outros agilizando a leitura.

Memórias (CACHE)

rr-09-r.01

-Princípio da localidade:-um programa acessa uma porção relativamente pequena do espaço endereçável em um instante qualquer.

Localidade temporal: Se um item é referenciado, ele tenderá a ser referenciado novamente.

Localidade espacial: Se um item é referenciado, itens cujos endereços são próximos a este, tenderão a ser referenciados também.

Idéia geral: quando uma palavra for referenciada, ela e algumas de suas vizinhas sejam trazidas da memória grande e lenta para a cache.

Memórias (CACHE)

rr-09-r.01

Idéia geral: quando uma palavra for referenciada, ela e algumas de suas vizinhas sejam trazidas da memória grande e lenta para a cache, de modo que, da próxima vez que for usada, será acessada rapidamente.

Arranjo: CPU + Cache + Memória Principal

CPU Mem.Principal

CacheBarramento

Ex.: caixas d’água.L1: banheiroL2: casaL3: bairroPrincipal: cidade (barragem)

Memórias (CACHE)

rr-09-r.01

Alternativa em alguns sistemas:Referenciar a cache e memória principal ao mesmo tempo para ganhar tempo caso a cache não tenha a palavra desejada.

Conceitos embutidos: - cache miss: sinalizar que o dado não foi encontrado e seguir o processo de busca na memória principal; - cache hit: sinalizar que o dado foi encontrado na cache e bloquear a busca na memória principal.

Problema: - implantação deste modelo mais complicada em termos de arquitetura.

Memórias (CACHE)

rr-09-r.01

Princípio da localidade (outras considerações):

-Memórias são divididas em blocos de tamanho fixo;-Blocos dentro da cache são chamados de linha de cache;

-SE (busca na cache falhar) ENTÃO-TODA a linha de cache é carregada da memória principal para a memória cache e não apenas a palavra que se quer.

-Ex.: -Linha de cache de 64 bytes. -Referência ao endereço 260.-Qual bloco de endereço será carregado para a cache?

-256 ao 319

0 – 6364 – 127128 – 191192 – 255256 – 319

Escala de endereços.260 está neste bloco.

Memórias (CACHE)

rr-09-r.01

Projeto de CACHE:

•Tamanho total: quanto maior a cache melhor seu funcionamento e maior o custo;•Tamanho da linha de cache: uma cache de 16KB pode ser dividida em 1.024 linhas de 16 bytes ou 2.048 linhas de 8 bytes e etc.

•Cache = (nº linhas * tam. bloco )•Organização: como ela controla quais palavras estão sendo mantidas no momento (Mapeamento Direto, LRU – Least Recently Used; Menos Usada Recentemente);•Instruções x dados: usar uma cache unificada para ambos itens ou uma cache dividida para instruções e outra para dados.•Quantidade de cache: primária (dentro do chip), secundária (dentro do pacote do chip), terciária (externa ao chip).

Memórias (CACHE)

rr-09-r.01

Projeto de CACHE:

Chip da CPU

L1-I L1-D

L2 L3MemóriaPrincipal

ControladorTeclado

Controlador Disco

L1 – cache dividida entre instrução e dados.

L2 – cache unificada dentro do pacote da CPU.

L3 – cache unificada dentro da placa mãe.

Pacote da CPU

Memórias (CACHE)

rr-09-r.01

Projeto de CACHE:

-Todas as caches são inclusivas-O conteúdo de L1 está em L2-O conteúdo de L2 está em L3-...

-Ex. de tamanhos:-L1: 64KB-L2: 512KB-L3: 2MB

Memórias (CACHE)

rr-09-r.01

Memórias (CACHE)

rr-09-r.01

Mas o que são L1, L2 e L3?

- Com a evoluação dos dispositivos, em particular os processadores, a cache foi dividido em níveis, já que a demanda de velocidade a memória é tão grande que são necessários caches grandes com velocidades altíssimas de transferência e baixas latências.

- A construção de memórias caches com as características acima é um processo extremamente complexo e de alto custo.

- Solução: Construção das memórias em níveis que se diferem na relação tamanho X desempenho.

Memórias (CACHE)

rr-09-r.01

- L1: Uma pequena porção de memória estática presente dentro do processador. Em alguns tipos de processador, como o Pentium 2, o L1 é dividido em dois níveis: dados e instruções (que "dizem" o que fazer com os dados).O primeiro processador da Intel a ter o cache L1 foi o i486 com 8KB. Geralmente tem entre 16KB e 128KB; hoje já encontramos processadores com até 16MB de cache.

Memórias (CACHE)

rr-09-r.01

- L2: Possuindo o Cache L1 um tamanho reduzido e não apresentando uma solução ideal, foi desenvolvido o cache L2, que contém muito mais memória que o cache L1. Ela é mais um caminho para que a informação requisitada não tenha que ser procurada na lenta memória principal. Alguns processadores colocam esse cache fora do processador, por questões econômicas, pois um cache grande implica num custo grande, mas há exceções, como no Pentium II, por exemplo, cujas caches L1 e L2 estão no mesmo cartucho que está o processador. A memória cache L2 é, sobretudo, um dos elementos essenciais para um bom rendimento do processador mesmo que tenha um clock baixo. Um exemplo prático é o caso do Intel Itanium 9152M (para servidores) que tem apenas 1.6 GHz de clock interno e ganha de longe do atual Intel Extreme, pelo fato de possuir uma memória cache de 24MB. Quanto mais alto é o clock do processador, mais este aquece e mais instável se torna. Os processadores Intel Celeron tem um fraco desempenho por possuir menos memória cache L2. Um Pentium M 730 de 1.6 GHz de clock interno, 533 MHz FSB e 2 MB de cache L2, tem rendimento semelhante a um Intel Pentium 4 2.4 GHz, aquece muito menos e torna-se muito mais estável e bem mais rentável do que o Intel Celeron M 440 de 1.86 GHz de clock interno, 533 MHz FSB e 1 MB de cache L2.

Memórias (CACHE)

rr-09-r.01

- L3: Terceiro nível de cache de memória. Inicialmente utilizado pelo AMD K6-III (por apresentar o cache L2 integrado ao seu núcleo) utilizava o cache externo presente na placa-mãe como uma memória de cache adicional. Ainda é um tipo de cache raro devido a complexidade dos processadores atuais, com suas áreas chegando a milhões de transístores por micrometros ou nanometros de área. Ela será muito útil, é possível a necessidade futura de níveis ainda mais elevados de cache, como L4 e assim por diante.

organização e arquitetura de computadores 2ºsemestre aula 09 – parte 1 prof. carlos vinícius...

Documents