O FLIP-FLOP

bull Os latches e os flips-flops satildeo os blocos elementares com os quais se constroacutei a maior parte dos circuitos sequenciais

bull Um flip-flop eacute um dispositivo sequencial que amostra as suas entradas e que altera as suas saiacutedas apenas em instantes determinados por um sinal de reloacutegio

1048713

O FLIP-FLOP

Atraso de 5 ns

1

Clock2

Clock1

Clock1_inv

Circuito para filtrar sinal de Clock

Atraso de 5 ns 5 ns

O FLIP-FLOP tipo D

LATCH Tipo D

Circuito para filtrar sinal de Clock

Q

Q_inv

D

Siacutembolo

C

bull RTL (Register Transfer Level) descreve o que acontece a cada transiccedilatildeo ativa do sinal de relogio

always (posedge clock) begin

q lt= d

endLista de sensibilidade posedge ndash borda de subida negedge ndash borda de descida

Operador de atribuiccedilatildeo para loacutegica sequencial

O FLIP-FLOP tipo D

LATCH Tipo D

Circuito para filtrar sinal de Clock

Q

Q_inv

D

Siacutembolo

C

C D Qn+1

0 X Qn

1 X Qn

0 0

1 1

Tabela de Transiccedilatildeo

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D_borda_de_descida

(output reg q

input clock d)

always (negedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de descida do clock

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

O FLIP-FLOP

Atraso de 5 ns

1

Clock2

Clock1

Clock1_inv

Circuito para filtrar sinal de Clock

Atraso de 5 ns 5 ns

O FLIP-FLOP tipo D

LATCH Tipo D

Circuito para filtrar sinal de Clock

Q

Q_inv

D

Siacutembolo

C

bull RTL (Register Transfer Level) descreve o que acontece a cada transiccedilatildeo ativa do sinal de relogio

always (posedge clock) begin

q lt= d

endLista de sensibilidade posedge ndash borda de subida negedge ndash borda de descida

Operador de atribuiccedilatildeo para loacutegica sequencial

O FLIP-FLOP tipo D

LATCH Tipo D

Circuito para filtrar sinal de Clock

Q

Q_inv

D

Siacutembolo

C

C D Qn+1

0 X Qn

1 X Qn

0 0

1 1

Tabela de Transiccedilatildeo

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D_borda_de_descida

(output reg q

input clock d)

always (negedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de descida do clock

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

O FLIP-FLOP tipo D

LATCH Tipo D

Circuito para filtrar sinal de Clock

Q

Q_inv

D

Siacutembolo

C

bull RTL (Register Transfer Level) descreve o que acontece a cada transiccedilatildeo ativa do sinal de relogio

always (posedge clock) begin

q lt= d

endLista de sensibilidade posedge ndash borda de subida negedge ndash borda de descida

Operador de atribuiccedilatildeo para loacutegica sequencial

O FLIP-FLOP tipo D

LATCH Tipo D

Circuito para filtrar sinal de Clock

Q

Q_inv

D

Siacutembolo

C

C D Qn+1

0 X Qn

1 X Qn

0 0

1 1

Tabela de Transiccedilatildeo

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D_borda_de_descida

(output reg q

input clock d)

always (negedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de descida do clock

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

bull RTL (Register Transfer Level) descreve o que acontece a cada transiccedilatildeo ativa do sinal de relogio

always (posedge clock) begin

q lt= d

endLista de sensibilidade posedge ndash borda de subida negedge ndash borda de descida

Operador de atribuiccedilatildeo para loacutegica sequencial

O FLIP-FLOP tipo D

LATCH Tipo D

Circuito para filtrar sinal de Clock

Q

Q_inv

D

Siacutembolo

C

C D Qn+1

0 X Qn

1 X Qn

0 0

1 1

Tabela de Transiccedilatildeo

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D_borda_de_descida

(output reg q

input clock d)

always (negedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de descida do clock

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

O FLIP-FLOP tipo D

LATCH Tipo D

Circuito para filtrar sinal de Clock

Q

Q_inv

D

Siacutembolo

C

C D Qn+1

0 X Qn

1 X Qn

0 0

1 1

Tabela de Transiccedilatildeo

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D_borda_de_descida

(output reg q

input clock d)

always (negedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de descida do clock

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D_borda_de_descida

(output reg q

input clock d)

always (negedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de descida do clock

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

O FLIP-FLOP tipo D

module flip_flop_D

(output reg q

input clock d)

always (posedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de subida do clock

O FLIP-FLOP tipo D

module flip_flop_D_borda_de_descida

(output reg q

input clock d)

always (negedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de descida do clock

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

O FLIP-FLOP tipo D

module flip_flop_D_borda_de_descida

(output reg q

input clock d)

always (negedge clock)

q lt= d

endmodule

Descriccedilatildeo RTL

Simulaccedilatildeo soacute muda o dado na borda de descida do clock

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

FLIP-FLOP tipo D com reset e set assiacutencronos

Descriccedilatildeo RTL

moduleFlip_Flop_D_com_reset_e_set_assincronos (output reg q input d reset set clock) always (posedge clock negedge reset posedge set) begin if (~reset) q lt= 0 else if (set) q lt= 1 else q lt= d endendmodule

Simulaccedilatildeo

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

FLIP-FLOP tipo D com reset e set siacutencronos

Como seria a descriccedilatildeo Verilog de um flip ndashflop D Com set e reset siacutencronos

(reset ativo em 0)

Descriccedilatildeo RTL

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

FLIP-FLOP tipo D com reset e set siacutencronos

Soluccedilatildeo

module Flip_Flop_D_com_reset_e_set_sincronos

(output reg q

input d reset set clock)

always (posedge clock) begin

if (~reset)

q lt= 0

else if (set)

q lt= 1

else q lt= d

end

endmodule

Descriccedilatildeo RTLDescriccedilatildeo RTL

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14

O FLIP-FLOP RS

LATCH RS

Circuito para filtrar sinal de Clock

Q

Q_inv

R

Siacutembolo

C

S

C R S Qn+1

0 X X Qn

1 X X Qn

0 0 Qn

0 1 1

1 0 0

1 1 -

Tabela de Transiccedilatildeo

• Slide 1
• Slide 2
• Slide 3
• Slide 4
• Slide 5
• Slide 6
• Slide 7
• Slide 8
• Slide 9
• Slide 10
• Slide 11
• Slide 12
• Slide 13
• Slide 14