microprocessadores ii - ele 1084 · 3.11 –arquitetura p6 • arquitetura híbrida cisc/risc: o...

49
Microprocessadores II - ELE 1084 CAPÍTULO III PROCESSADORES P5

Upload: duongnhu

Post on 25-Jan-2019

222 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

Microprocessadores II - ELE 1084

CAPÍTULO III

PROCESSADORES P5

Page 2: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.1 – Gerações de Processadores

Page 3: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.1 – Gerações de Processadores

Quinta Geração (P5)

• Pentium (586) – 32 bits;

• Instruções MMX;

• Concorrente – K5 (AMD).

Sexta Geração (P6)

• Pentium Pro – Cache na dupla cavidade;

• Projeto Caro e orientado a 32 bits - servidores;

• Pentium II – hibrido 16 e 32 bits;

• Versões Celeron e Xeon;

• Recursos 3D – Pentium III;

Page 4: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.1 – Gerações de Processadores

Sexta Geração (P6) cont ...

• AMD: K6-2, K6-3

Sétima Geração (P7)

• AMD: Athlon;

• Intel: Pentium 4;

Oitava Geração (P8)

• Tecnologia Hyper-Threading (HT);

• Processamento de Programa em Paralelo;

Nona Geração (P9)

• Processadores Integrados no mesmo núcleo (core);

• EM64T – processamento em 64 bits

Page 5: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.1 – Gerações de Processadores

Nona Geração (P9)

• Processadores Integrados no mesmo núcleo (core);

• EM64T – processamento em 64 bits;

• Athlon X2;

• Phenom X3, Phenom X4;

• Opteron Quad-Core

Page 6: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

• Barramento de dados de 64 bits: No 386 e 486, esse

acesso era feito a 32 bits por vez.

• Cache L1 de 16 KB: O cache interno do Pentium

(cache primário ou L1) é maior (16 KB), sendo dividido

em dois, um de 8 KB para o armazenamento de dados

e outro de 8 KB para instruções.

• Previsão de desvio: Quando um programa chega a

um desvio condicional o controlador de cache, carrega

antecipadamente, na memória cache, o conteúdo dos

ramos do desvio (sendo verdadeira ou falsa a

comparação).

Page 7: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

• Arquitetura superescalar em dupla canalização:

Funciona como se fossem dois processadores 486

trabalhando em paralelo.

• Multiprocessamento: Os processadores da Intel

permitem trabalhar em placas-mãe com mais de um

processador diretamente. No caso do Pentium, este pode

ser utilizado em placas-mãe com até dois processadores.

Page 8: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

• Coprocessador matemático mais rápido: O co-

processador matemático do Pentium trabalha de três a

cinco vezes mais rápido que o coprocessador matemático

do 486DX.

• O Pentium passou a ter uma nova instrução, chamada

CPUID, onde o processador ―diz quem ele é‖.

• Processadores Pentium: 1993 – 60 MHz, 112 MIPS

Compatibilidade total com outros processadores anteriores

da Intel

Page 9: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

Tabela 3.22 - Especificações dos PentiumData Março, 1993 (1a. geração);

Março, 1994 (2a. geração);

Clock CPU 60, 66 (1a. Geração)

75, 90, 100, 120, 133, 150 166, 200MHz

(2a. geração);

Multiplicador Clock 1x (1a. geração);

1.5x–3x (2a. geração);

Registrador 32-bit

Barramento de Dados

Externo

64 bits

Barramento End. Memória 32 bits (4GB)

Cache Interna 8 KB código, 8KB dados

Transferência modo rajada Sim

Número de transistores 3,1 milhões

Page 10: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

Circuit size 0.8 micron (60/66MHz), 0.6 micron (75–100MHz),

0.35 micron (120MHz e acima)

External package 273-pin PGA, 296-pin SPGA, tape carrier

Math coprocessor Built-in FPU (floating-point unit)

Gerenciamento

de Potência

SMM (system management mode)

Avançado, na Segunda geração

Tensão de Operação 5V (1a. geração);

3.465V, 3.3V, 3.1V, 2.9V ( 2a. geração);

Page 11: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

• Pipeline de instruções: dutos u e v.

• Duto u: primário, executa todas instruções com inteiros e

ponto-flutuante;

• Duto v: secundário e só executa instruções simples com

inteiro e ponto-flutuante;

• Instruções seqüenciais não podem ser executadas

paralelamente;

• Unidade de predição: prediz que ramo de decisão será

tomado e carrega a memória na direção predita.

Page 12: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

Pentium processor internal architecture.

Page 13: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

Pentium processor internal architecture.

Page 14: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

• Cache e seu Controlador são embutidos junto com a CPU;

• A cache espelha as informações contidas na RAM.

• Cachê secundária (L2): 512 KB, 15ns ou menos (66

MHz)

• Caso os dados estejam na cachê L2, isso é evitado

• P5 de segunda geração (75MHz e mais rápidos): permite

estado de suspensão para economizar energia.

• Tensão de 3.3V;

• Pentium contém coprocessador matemático (FPU), de 2 a

10 vezes mais rápido que o do 486.

Page 15: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

Tipo e Velocidade da CPU Multiplicador

Clock

Velocidade Placa-Mãe

(MHz)

Pentium 75 1.5x 50

Pentium 90 1.5x 60

Pentium 100 1.5x 66

Pentium 120 2x 60

Pentium 133 2x 66

Pentium 150 2.5x 60

Pentium 166 2.5x 66

Pentium 200 3x 66

Pentium 233 3.5x 66

Pentium 266 4x 66

Page 16: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

Processador Pentium de Segunda Geração: Pentium-MMX

• Janeiro de 1997

• Incorporou tecnologia MMX nos Pentium de segunda geração

• Relógios de 66/166MHz, 66/200MHz e 66/233MHz

• Sistema móvel em 66/266MHz.

• Arquitetura inclui uma unidade MMX, em 4.5 milhões de

transistores (no total), tecnologia CMOS, 2,8 V (233 e 266 MHz

com 0,25 micron e 1,8 V)

• Single Instruction Multiple Data (SIMD),

•57 novas instruções para manusear video, áudio e gráficos

Page 17: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.6 – P5 - Processador Pentium

AMD-K5

• Processador compatível com o Pentium

• PR75, PR90, PR100, PR120, PR133 e PR-166.

• P-Rating: velocidade equivalente: PR-166 roda a 117 MHz

• Configuração:

•Cache de 16KB para instruções

•Dynamic execution—branch prediction with speculative

execution

•Pipeline RISC com seis unidades funcionais paralelas

•FPU de alto desempenho

•Pinos para multiplicadores de clock 1.5x e 2x

Page 18: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

18/48

3.7 – Arquiteturas

Page 19: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

19/48

3.7 – Arquiteturas

Page 20: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

20/48

3.7 – Arquiteturas

Page 21: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

21/48

3.7 – Arquiteturas

Page 22: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.8 – Aumento de Frequência

22/48

Page 23: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.9 – Comparação de Desempenho

23/48

Page 24: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

24/48

3.9 – Comparação de Desempenho

Page 25: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.10 – Evolução em MIPS e Integração

25/48

Page 26: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

26/48

Page 27: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.11 – Arquitetura P6

• Avanço sobre P5: Execução Dinâmica e Barramento

Dual Independente

• Múltiplos Ramos de Predição: predizer o fluxo de

programa para vários ramos;

• Análise de Fluxo de Dados: seleciona as instruções a

serem executadas quando prontas, independente da

ordem no programa;

• Dual Independent Bus: há dois barramento de dados,

um para o sistema (placa-mãe) e outro só para a

cache. Isto permite que a memória cache roda a

velocidades que não eram possíveis. Back Side Bus;

27/48

Page 28: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.11 – Arquitetura P6

• Arquitetura híbrida CISC/RISC: O núcleo é RISC.

Para compatibilidade foi adicionado um decodificador

CISC na entrada do processador.

• Arquitetura superescalar em cinco canalizações:

Possuem cinco unidades de execução, podendo

executar simultaneamente cinco microinstruções RISC;

• Execução especulativa: A previsão de desvio foi

sensivelmente melhorada. Quando o processador

chega a um desvio condicional, há 50% de chances de

a ramificação inteira já ter sido antecipadamente

executada. 28/48

Page 29: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.11 – Arquitetura P6

• Cache L2 integrado ao processador:

– O cache de memória L2, passa a estar dentro do

próprio processador (ou fora do processador mas

dentro de um cartucho onde o processador é

alojado, como ocorre no Pentium II e em alguns

modelos de Pentium III).

– Aumenta-se o desempenho do processador, pois a

freqüência de operação em que o cache será

acessado é a freqüência de operação interna no

processador (200 MHz em um Pentium Pro-200), e

não mais a freqüência de operação da placa-mãe

(66 MHz, no máximo, no caso do Pentium e do

Pentium MMX).

29/48

Page 30: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.11 – Arquitetura P6

30/48

Page 31: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.11 – Arquitetura P6

31/48

Page 32: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.11 – Arquitetura P6

32/48

Page 33: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.12 – Processador PENTIUM PRO

33/48

• Primeiro Processador P6

• Tem 387 pinos e usa Soquete 8, em dupla cavidade,

com dois núcleos: um contem o processador e o outro

a cache L2.

• Contém 5,5 milhões de transistores,

• Cache de 256KB contém 15.5 milhões

• Cache de 512KB tem 31 milhões;

• Multiprocessamento: O Pentium Pro pode ser utilizado

em placas-mãe com dois ou quatro processadores em

multiprocessamento simétrico.

• Problemas com Código de 16 Bits

Page 34: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.12 – Processador PENTIUM PRO

34/48

• Pentium Pro com 256KB L2 cache (cache a esquerda).

• O processador tem 16 KB de cache (8KB + 8 KB) L1;

Page 35: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.12 – Processador PENTIUM PRO

35/48

Page 36: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.12 – Processador PENTIUM PRO

36/48

CPU Type/Speed CPU Clock Motherboard

Speed (MHz)

Pentium Pro 150 2.5x 60

Pentium Pro 166 2.5x 66

Pentium Pro 180 3x 60

Pentium Pro 200 3x 66

Page 37: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.12 – Processador PENTIUM PRO

37/48

Pentium Pro (200MHz) – 1 MB Integrated Level 2 Cache

Introduction date August 18, 1997

Clock speeds 200MHz (66MHz x 3)

Número de transistores 5.5 million (0.35 micron process), plus 62 million in 1MB

L2 cache (0.35 micron)

Cache Memory 8Kx2 (16KB) L1, 1MB core-speed L2

Pentium Pro (150MHz) -256 KB L2

Introduction date November 1, 1995

Clock speeds 150MHz (60MHz x 2.5)

Número de

transitores

5.5 million (0.6 micron process), plus 15.5 million in

256KB L2 cache (0.6 micron)

Cache Memory 8Kx2 speed L2

Page 38: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.13 –PENTIUM II

38/48

•Maio de 1997;

•É o Pentium Pro com a tecnologia MMX agregada;

• Usa cartão SEC ( Single Edge Contact)

Page 39: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.13 –PENTIUM II

39/48

•Maio de 1997;

•É o Pentium Pro com a tecnologia MMX agregada;

• Usa cartão SEC ( Single Edge Contact)

Page 40: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.13 –PENTIUM II

40/48

Page 41: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.13 –PENTIUM II

41/48

Bus Speeds 66MHz, 100MHz

CPU clock multiplier 3.5x, 4x, 4.5x, 5x

CPU speeds 233MHz, 266MHz, 300MHz, 333MHz,

350MHz, 400MHz, 450MHz

Cache memory 16Kx2 (32KB) L1, 512KB 1/2-speed L2

Internal registers 32-bit

Bus Speeds 66MHz, 100MHz

External data bus 64-bit system bus w/ ECC; 64-bit cache bus

w/ optional ECC

Memory address bus 36-bit

Addressable memory 64GB

Virtual memory 64TB

Physical package Single Edge Contact Cartridge (S.E), 242 pins

Math coprocessor Built-in FPU (floating-point unit)

Power management SMM (System Management Mode)

Page 42: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.13 –PENTIUM II

42/48

Pentium II MMX Processor (350, 400, and 450MHz)

Introduction date April 15, 1998

Clock speeds 350MHz (100MHzx3.5), 400MHz (100MHz x4), and

450MHz (100MHzx4.5)

iCOMP Index 2.0 386 (350MHz), 440 (400MHz), and 483 (450MHz)

Number of transistors 7.5 million (0.25 micron process), plus 31 million in 512KB

L2 cache

Cacheable RAM 4GB

Operating voltage 2.0V

Pentium II MMX Processor (333MHz)

Introduction date January 26, 1998

Clock speeds 333MHz (66MHzx5)

iCOMP Index 2.0 366

Number of transistors 7.5 million (0.25 micron process), plus 31 million in 512KB

L2 cache

Cacheable RAM 512MB

Operating voltage 2.0 V

Page 43: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.14 – CELERON

43/48

Pentium II e III com projeto de cachê L2 diferente: projetado para sistemas

de baixo custo

•300MHz (300A) and higher core frequencies with 128KB on-die L2 cache;

300MHz and 266MHz core frequencies without L2 cache

•Uses same P6 core processor as the Pentium II (266 through 533MHz)

and Pentium III (533A MHz and higher)

•Opera com velocidade de barramento de 66MHz e 100MHz

•Inclui tecnologia MMX;

•Cache 32KB L1 integrada, 16KB instrução e 16KB para dados;

•Integrated thermal diode for temperature monitoring

Page 44: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.14 – CELERON

44/48

Page 45: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.15 – Pentium III

45/48

• Fevereiro de 1999

• 70 novas instruções para aplicação em 3D, áudio, vídeo e

aplicações em reconhecimento de voz.

•Tecnologia de 0.25 mícron CMOS, com 9.5 milhões de

transistores, mudado depois para 0,18 mícron e somada cachê

L2 on die de 256KB, com 28.1 milhões de transistores.

•Velocidades de 450MHz até 1000MHz

•Intel Processor Serial Number. This enables the system/user to

be identified by networks and applications.

Page 46: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.15 – Pentium II / III XEON

46/48

• Processadores de alto desempenho

• Junho de 1998 (Pentium II) e Março de 1999 (Pentium III)

• Diferem dos Pentium II e III padrão por: empacotamento,

cachê e velocidade

• Processadores Xeon usa cartão SEC grande

• A cache trabalha na mesma velocidade da CPU

• Pentium II Xeon com 7.5 milhões de transistores

• Pentium III Xeon com 9.5 milhões de transistores.

• 256KB de cache com 28.1 million transistors

• 1MB de cache 84 milhões de transistores

• 2MB de cache 140 milhões de transistores

Page 47: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada

3.15 – Pentium II / III XEON

47/48

Page 48: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada
Page 49: Microprocessadores II - ELE 1084 · 3.11 –Arquitetura P6 • Arquitetura híbrida CISC/RISC: O núcleo é RISC. Para compatibilidade foi adicionado um decodificador CISC na entrada