microelectronic circuits - sedra/smith (resumo sobre circuitos lógicos) 0 fig. 1 tempos de...
TRANSCRIPT
![Page 1: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/1.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)1
Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica NOT.
![Page 2: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/2.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)2
Fig. 2 Pontos críticos na característica de transferência vo(vi) de um inversor genérico.
![Page 3: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/3.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)3
Fig. 3 Tecnologia de fabrico de circuito integrado e famílias lógicas.
![Page 4: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/4.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)4
Fig. 4 Inversor RTL (Resistor Transistor Logic) e correspondente característica de transferência vo(vi) .
![Page 5: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/5.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)5
Fig. 5 Tempo de comutação entre níveis lógicos num inversor RTL (a). Tensão de entrada (b), e corrente de colector (c). Na zona toff é retirada a carga acumulada na junção BE durante a saturação do TJB, como o transístor está a comutar para a zona de corte a transição low→high na saída é lenta (d).
![Page 6: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/6.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)6
Fig. 6 A inserção de um segundo TJB em série no circuito utilizado para implementar o inversor permite realizar uma porta lógica NAND dado que vo = A · B .
![Page 7: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/7.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)7
Fig. 7 A porta lógica NAND em tecnologia DTL (Diode Transistor Logic). A tensão VBB é usada para facilitar a comutação low→high na saída.
![Page 8: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/8.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)8
Fig. 8 O inversor lógico TTL e a sua característica de transferência vo(vi) .
![Page 9: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/9.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)9
Fig. 9 Tensões e correntes no inversor TTL quando a entrada é high. Os círculos indicam a sequência da análise do circuito.
![Page 10: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/10.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)10
Fig. 10 Tensões e correntes no inversor TTL quando a entrada é low.
![Page 11: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/11.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)11
Fig. 11 A porta lógica NAND realizada em tecnologia TTL. A utilização de um transístor de entrada com dois emissores simplifica a implementação do circuito.
![Page 12: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/12.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)12
Fig. 12 Porta lógica NAND usando transístores e díodos de Schottky (STTL).
![Page 13: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/13.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)13
Fig. 13 O inversor NMOS com carga (Q2) de enriquecimento (a) e respectiva característica de transferência vo(vi) (b).
![Page 14: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/14.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)14
Fig. 14 O circuito inversor NMOS com carga de depleção (a) e a sua característica de transferência vo(vi) (b).
![Page 15: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/15.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)15
Fig. 15 O inversor CMOS (a). Característica de transferência vo(vi) do circuito e zonas de funcionamento dos transístores QP e QN (b).
![Page 16: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/16.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)16
Fig. 16 Funcionamento equivalente do inversor CMOS quando a tensão de entrada corresponde ao nível lógico high e quando a tensão de entrada corresponde ao nível lógico low. Em cada caso, os pontos de funcionamento são dados pela intersecção das características i(v) dos transístores QP e QN .
![Page 17: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/17.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)17
Fig. 17 (a) O circuito inversor CMOS (b) e o seu comportamento equivalente.
![Page 18: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/18.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)18
Fig. 18 O comportamento dinâmico de um inversor CMOS pode aproximar-se por uma carga ou de uma descarga exponencial (b). A figura (d) mostra a parte do circuito que está activa durante a transição high→low, o condensador C representa a capacidade de entrada da porta lógica seguinte.
![Page 19: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/19.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)19
Fig. 19 A realização de portas lógicas em tecnologia CMOS obedece a uma regra dual (complementar), i.e. à inserção de um transístor NMOS em série corresponde a inserção de um transístor PMOS em paralelo e vice-versa.
![Page 20: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/20.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)20
Fig. 20 A inserção de vários transístores em série deve ser compensada pelo aumento, na mesma proporção, da largura dos transístores para manter o equilíbrio dos tempo de comutação da porta lógica.
![Page 21: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/21.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)21
Fig. 21 O interruptor CMOS.
![Page 22: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/22.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)22
Fig. 22 O circuito básico de memória latch e o seu princípio de funcionamento. O estado actual depende do estado anterior !
![Page 23: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/23.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)23
Fig. 23 Uma implementação simples de um flip-flop SR usando dois inversores CMOS e dois interruptores NMOS.
![Page 24: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/24.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)24
Fig. 24 Utilização de um flip-flop SR na implementação de uma célula de memória estática SRAM (Static Random Access Memory).
![Page 25: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/25.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)25
Fig. 25 Implementação de uma célula de memória dinâmica DRAM (Dynamic Random Access Memory).
![Page 26: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/26.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)26
Fig. 26 Organização física e método de endereçamento de uma memória RAM de 2M+N bits a partir de uma matriz de 2M linhas e 2N colunas.
![Page 27: Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos) 0 Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica](https://reader036.vdocuments.com.br/reader036/viewer/2022081505/552fc0fc497959413d8ba226/html5/thumbnails/27.jpg)
Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos lógicos)27
Fig. 27 Organização de uma memória ROM (Read Only Memory) de 8 palavras x 4 bits.