1

EVSF – Autarquia Educacional do Vale do São Francisco

FACAPE – Faculdade de Ciências Aplicadas e Sociais de Petrolina

Curso de Ciência da Computação

LABORATÓRIO DE CIRCUITOS DIGITAIS

Prof. Sérgio F. Ribeiro

PREPARAÇÃO 03: Circuitos Integrados e Portas Lógicas

1. Objetivos

- definição de circuitos integrados.

- conhecendo as diversas portas lógicas.

- exemplos de aplicações de portas lógicas.

2. Circuito Integrado

Um circuito integrado (CI), também conhecido por chip, é um dispositivo microeletrônico que

consiste de muitos transístores e outros componentes fabricados, isto é, integrados sobre a mesma

pastilha de silício, os quais são interligados capazes de desempenhar muitas funções. Suas

dimensões são extremamente reduzidas, os componentes são formados em pastilhas de material

semicondutor, como mostra a Figura 1.

Figura 1. Circuito integrado mostrado internamente.

As vantagens de se utilizar CI em relação à circuitos discretos podem ser listadas como:

Redução de custos, peso e tamanho.

Aumento da confiabilidade.

Maior velocidade de trabalho.

Redução das capacitâncias parasitas.

Menor consumo de energia.

Redução de erro de montagem.

Simplificação da produção industrial.

2

2.1. Encapsulamento dos CIs do laboratório

O encapsulamento é o invólucro protetor de um CI e possui terminais de metal ou "pinos", os quais

são resistentes o suficiente para conectar elétrica e mecanicamente o CI a uma placa de circuito

impresso. O encapsulamento do CI apresenta as seguintes funções:

Fazer a Comunicação da matriz de silício com a placa de circuito.

Possibilitar a manipulação.

Dissipar o calor.

Proteger o chip contra umidade e corrosão.

Os chips do LaHoratório de CirIuitos Digitais são do tipo Ioﾏ eﾐIapsulaﾏeﾐto さdual iﾐ-line

paIkageざ ふDIP ou DILぶ. Este é o tipo de encapsulamento mais comum (Figura 2) e pode ser fabricado

em material plástico ou cerâmico. Foi até muito recentemente o tipo de encapsulamento mais

usado.

(a) (b) (c)

Figura 2. Encapsulamento dual in line: (a) embalagem DIP; (b) vista superior mostrando a numeração dos pinos; (c) interligação interna das portas.

3. Portas Lógicas

Portas lógicas são circuitos eletrônicos que implementam funções lógicas elementares por meio de

sinais elétricos. Os valores lógicos são representados por tensões elétricas padronizadas. Em

eletrônica digital, costuma-se designar os níveis de tensão por:

L (Low) – nível lógico baixo (geralmente associado ao 0V)

H (High) – nível lógico alto (geralmente associado ao 5V)

A seguir, é visto as portas que implementam as três funções lógicas elementares: NOT, AND e OR.

3.1. Porta NOT (inversora, complemento ou negação lógica)

A porta NOT possui uma entrada (Y) e uma saída (Z). A Figura 3 mostra o símbolo da porta NOT, também conhecida como porta inversora. O valor presente na saída é complementar ao valor imposto à entrada, ou seja, se Y = 0 então Z = 1, e se Y = 1 então Z = 0.

Figura 3. Símbolo da porta lógica NOT (inversora)

3

3.2. Porta AND (E lógico)

A porta AND possui duas ou mais entradas e uma saída. A Figura 4 mostra o símbolo da porta AND

de duas entradas e a sua tabela-verdade. A notação matemática para se representar uma operação

AND é a de um produto.

Figura 4. Símbolo da porta lógica AND e sua tabela-verdade.

A característica da função lógica AND é que quando uma de suas entradas for baixa, a saída

também será baixa. A saída será alta somente quando todas as suas entradas forem

simultaneamente altas.

3.3. Porta OR (OU lógico)

A porta OR também possui duas ou mais entradas e uma saída. A Figura 5 mostra o símbolo da

porta OR e sua tabela-verdade. Matematicamente, denota-se a operação Ioﾏ o síﾏHolo け+げ.

Figura 5. Símbolo da porta OR e sua tabela-verdade.

Verifica-se que a característica da função OR é que basta que uma das entradas seja alta que a saída

será alta. A saída será baixa somente quando todas suas entradas forem baixas simultaneamente.

3.4. Porta NAND e NOR

Combinando as três funções logicas elementares (NOT, AND e OR), se podem construir outras

funções. É o caso, por exemplo, das funções NAND e NOR. Duas combinações bastante simples,

mas de extrema importância.

3.4.1. Porta NAND

Uma porta NAND é uma porta AND seguida por um inversor. Seu símbolo lógico e tabela-verdade

estão na Figura 6. Note que o símbolo do inversor foi simplificado, restando apenas a bolinha.

Figura 6. Símbolo lógico e tabela-verdade da porta NAND.

3.4.2. Porta NOR

Continuando, uma porta NOR é constituída por uma porta OR seguida por um inversor, conforme

mostra a Figura 7.

4

Figura 7. Símbolo e tabela-verdade da porta NOR.

Verdade seja dita: na realidade, é a porta AND que é constituída por uma porta NAND seguida de

um inversor. Isso porque, por motivos tecnológicos, é mais fácil construir com transistores uma

porta NAND do que uma AND. Por isso, estas últimas empregam mais transistores em sua

construção, e são mais lentas – apresentam maior atraso de propagação. O mesmo pode ser dito a

respeito das portas OR e NOR.

3.5. Porta XOR (OU-EXCLUSIVO)

A função OU-EXCLUSIVO (conhecida como XOR) é uma função lógica que tem grandes aplicações

práticas. Como seu nome indica, a função XOR difere da função OR por excluir a condição em que

ambas as entradas estão em um. A Figura 8 mostra o símbolo da função XOR e sua tabela-verdade.

Denota-se esta operação com o símbolo .

Figura 8. Símbolo da porta XOR e sua tabela-verdade.

Como qualquer função lógica não elementar, a função XOR pode ser construída a partir das funções

elementares. Logo, 畦 稽 = 畦̅. 稽 + 畦. 稽̅

Isto pode ser provado obtendo-se a expressão lógica na forma soma de produto a partir da tabela-

verdade da figura 8, como demonstrado nas aulas teóricas da disciplina de Circuitos Digitais.

4. Aplicações da Função XOR

Apresentam-se abaixo dois exemplos práticos de utilização da função XOR.

4.1. Inversor controlado

Uma porta XOR também funciona como um inversor controlado. Para entender isso, observe

novamente a figura 8. Repare que quando se fixa uma das entradas em zero, a saída simplesmente

passa a reproduzir o valor da outra entrada. Por outro lado, se fixar uma das entradas em um, saída

é igual ao inverso da outra entrada.

Assim, podemos representar uma porta XOR como mostrada na Figura 9. As entradas da porta XOR

foram chamadas de S (sinal) e M (modo). Analisando a tabela-verdade do XOR (Figura 8), temos que

se � = ど então � = �

se � = な então � = �̅

Figura 9. Inversor controlado.

5

4.2. Verificador de paridade

A necessidade de comunicação entre circuitos digitais é bastante comum. A mensagem enviada por

um lado está sempre sujeita a erros. Frequentemente ocorrem ruídos nas linhas de transmissão,

interferências ou quebra de fios.

O mecanismo de paridade baseia-se no seguinte esquema: o emissor e o receptor trocam

mensagens com N bits. A cada conjunto de N bits (uma mensagem), o emissor envia um bit

adicional chamado bit de paridade. O valor desse bit depende da mensagem trocada.

Existem dois tipos de paridade: paridade par e paridade impar. Na paridade par, o bit de paridade é

ajustado para que N+1 bits (N bits de mensagem + 1 bit de paridade) tenham sempre um número

par de bits iguais a um. Na paridade impar, o bit de paridade é ajustado para que os N+1 bits

tenham um número impar de uns. O bit de paridade impar, obviamente, é o complemento do bit

de paridade par.

Considere, por exemplo, a mensagem 1110 de 4 bits (N=4). Adotando-se paridade par, a mensagem

seria transmitida como 11101 – acrescenta-se um bit de paridade igual a 1 para que o número total

de uns seja par (quatro bits iguais a 1 em um total de cinco). Analogamente, no caso de paridade

impar, transmitir-se-ia 11100.

Se a mensagem enviada foi corretamente recebida, o bit de paridade estará coerente com os N bits

recebidos. Se houve erro na recepção de um dos N+1 bits (incluindo o bit de paridade), a coerência

não ocorre. Note que são detectados os erros de um único bit, e não há como corrigi-los.

A paridade par (que denotaremos por PP) é gerada com uma operação XOR entre todos os bits da

mensagem, e a paridade impar (PI) é simplesmente o complemento desta operação. �� = ��−怠 ��−態… �待 �� = ��̅̅ ̅̅ = ��−怠 ��−態… �待̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅

5. Bibliografia

Luiza Maria Romeiro Codá, Apostila de Laboratório de Sistemas Digitais – EESC – USP

José Valentim dos Santos Filho, Apostila de Laboratório de Eletrônica Digital – UNIVASF

6

PRÉ-RELATÓRIO

Obs: os problemas abaixo devem ser resolvidos pela equipe definida em aula, escrito a mão, de caneta

azul, anexando os prints de simulação quando solicitado. O pré-relatório deve, obrigatoriamente, ser

apresentado ao professor no início da aula de laboratório sob pena da equipe não realizar a prática.

1) Levante a tabela-verdade de cada uma das portas lógicas elementares, construa o diagrama lógico para cada porta, monte o circuito no Proteus, simule e verifique o seu funcionamento acoplando

chaves nas entradas e um LED na saída de cada porta lógica. Anexe imagens do circuito simulado.

2) Alimente a entrada do inversor com um trem de pulsos de 1kHz e verifique a forma de onda da entrada e da saída no osciloscópio do Proteus. Calcule o valor teórico do período do sinal e veja se o osciloscópio mostra o mesmo período. Anexe o circuito visto no Proteus. Obs: Está disponível no

site da disciplina um exemplo de um circuito simples com gerador de pulsos e osciloscópio.

3) Construa uma porta XOR a partir de portas lógicas elementares.

a. Coﾐstrua o diagraﾏa lógiIo ideﾐtifiIaﾐdo as ligações e a piﾐageﾏ dos CIげs (faça no Proteus, identifique as pinagens, e anexe as imagens).

b. Verifique o seu funcionamento (construindo a tabela-verdade do circuito simulado).

4) Faça o mesmo que foi feito na questão anterior, mas agora construa uma porta XOR usando

somente portas NAND e mais nenhuma outra porta lógica.

5) A partir do conceito de paridade abordado na seção 4.2, projete um circuito gerador de paridade.

Vamos exercitar o conceito de paridade par e impar usando o circuito esquematizado na Figura 10. O circuito tem como entradas uma palavra B de três bits (B2B1B0) e duas saídas: ZI e ZP.

A saída ZI vale 0 sempre que a palavra B tiver um número impar de bits iguais a 1, e ZI = 1 caso

contrário. Com isto, o conjunto de quatro bits (três de entrada, mais ZI) sempre terá paridade

impar. Em outras palavras, ZI é um gerador de paridade impar . É também conhecido como

detector de paridade par , uma vez que ZI = 1 sinaliza quando a paridade de B é par. (Confuso?

Bem, respire fundo e leia de novo, não é tão complicado assim...)

ZP é o complementar de ZI, ou seja, ZP gera o bit de paridade par do conjunto de três bits, ou,

equivalentemente, detecta a condição de paridade impar nos três bits de B.

a) Projete e desenhe o diagrama lógico (DL) de um circuito que implemente o gerador de

paridades, usando apenas um CI 74LS86 (se você precisar, pode usar também um 74LS00, mas

realmente não é necessário...). Novamente, indique o número dos pinos, a identificação dos

componentes (U1, U2, etc) e o código deles (74LSxx). Note que cada porta do 74LS86 possui

apenas duas entradas, e precisaremos fazer um XOR entre os três bits da palavra B. Isso não é

problema, sabendo que a função XOR é associativa! Ou seja,

(B2 B1) B0 = B2 (B1 B0) = B2 B1 B0

b) Faça a tabela-verdade completa do circuito que você projetou, determinando o valor de saída de cada porta de seu circuito para cada

combinação possível das entradas B2, B1 e B0.

Figura 10. Gerador de paridade.

Obs: faça o projeto e a simulação no Proteus e anexe as imagens de simulação.