l tecnologias de memória - unicamp · nmemórias voláteis (ram) nmemória não-voláteis (rom)...

EA078 Micro e Minicomputadores: Hardware - Prof. J.M. De Martino 207____________________________________________________________________________

____________________________________________________________________________Capítulo 5 - Memória em Microcomputadores

l Tecnologias de Memória

m Capacidade de Memória (memory capacity): número de células multiplicado pelo número de bits por célula. Exemplo: Uma pastilha de memória de 1 M posições de 8 bits tem um capacidade de 8 Mbits.

m Largura da Memória (memory width): número de bits de cada posição da memória. Exemplo: A pastilha de 1M posições de 8 bits cada tem uma largura de 8 bits, ou seja, de um byte.

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Tecnologias de Memória(memórias de estado sólido)

m Duas classes:

n Memórias voláteis (RAM)

n Memória não-voláteis (ROM)

m As memórias voláteis são dispositivos de armazenamento que, diferentemente das memórias não voláteis, perdem a informação armazenada se a fonte de alimentação for retirada.

m A memórias não voláteis são, pela tecnologia de hoje, memórias apenas de leitura (ROM - read only memory).

m Já as voláteis são memórias de escrita e leitura, também denominadas memórias RAM (randomaccess memory).

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória RAM

m RAM (random access memory): Memória volátil de leitura e escrita. O tempo de acesso a uma célula de armazenamento independe de sua localização (endereço).

m Dois tipos básicos:

n DRAM (dynamic RAM)

n SRAM (static RAM)A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória RAM

m DRAM (dynamic random access memory):

n As células de memória são, em essência,formadas por capacitores. O armazenamento ou não de carga define o estado lógico.

n Os capacitores responsáveis pelo armazenamento da informação tendem a se descarregar com o tempo. Assim, é necessário renovar (refresh) de tempos em tempos a informação armazenada na memória. Os ciclos de renovação (refresh cycles) competem com os ciclos de acesso à memória.

m SRAM (static random acess memory)n As células de armazenamento são

implementadas na forma de flip-flopstradicionais. São implementadas, tipicamente, por 6 transistores.

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória RAM

m SRAM: célula típica formada por 6 transistores

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória RAM

m SRAM x DRAM

n DRAM:

o maior densidade (maior número de células por área de silício - implementação do capacitor com apenas um transistor);

o menor custo;

o mais lenta;

o exige circuito de renovação (refresh);

o exige multiplexação de endereço para acesso a linha/coluna

n SRAM:

o mais fácil de usar (não necessita multiplexação de endereço para acessar linha/coluna ; não necessita de ciclo de renovação - refresh );

o mais cara;

o mais rápida;

o menor densidade (número de células por por área de sílicio - implementação de flip-flop com 6 transistores)

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Projeto com Memória SRAM

m Exemplo de projeto memória RAM: RAM de 1M Words utilizando pastilhas de 1M x 8 bits.

n No exemplo:

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1

282

1628x M 1

Words M 1_ 20

20

=⋅⋅

==pastilhasnúmero

pastilhacapacidadedesejadacapacidade

pastilhasnúmero__

_ =




m Exemplo de projeto memória RAM: RAM de 4M Words utilizando pastilhas de 4M x 1 bits.

No exemplo:

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1


pastilhasnúmero__

_ =

16122

16221x M 4

Words M 4_ 202

202

=⋅⋅

⋅⋅==pastilhasnúmero




m Exemplo de projeto memória RAM: RAM de 4M Words utilizando pastilhas de 512K x 8 bits.

No exemplo:

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1


pastilhasnúmero__

_ =

16222

222222

8x K 512Words M 4

_ 422

26

3109

4202

===⋅⋅⋅⋅

==pastilhasnúmero




m Qual largura escolher: 1, 4, 8 ou 16 ?

m Considerando pastilhas com mesma capacidade: quanto menor a largura, maior o número de células e, portanto, mais simples a lógica de decodificação de endereço.

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória tipo ROM

m ROM (read only memory): memória não-volátil que permite, durante a operação do sistema, apenas a leitura.

m Tipos de ROM

n ROM (read only memory ou ainda mask programmed read only memory)

n PROM (programmable read only memory)

n UV-EPROM (ultraviolet erasable programmable read only memory - muitas vezes denominada apenas EPROM erasable programmable readonly memory)

n EEPROM (electrically erasable programmableread only memory)

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória tipo ROM

m ROM: memória cujo conteúdo já sai armazenado de fábrica e não pode ser mais alterado. O comprador/usuário fornece a programação (mask) desejada.

m PROM: o usuário pode programar uma única vez a memória utilizando circuito especial para tal. Os níveis de tensão para a programação não são compatíveis com os níveis de tensão da operação.

m UV-EPROM: o usuário pode programar a memória utilizando circuito especial. Para apagar, a memória deve ser exposta a luz ultravioleta por aproximadamente 20 minutos. Uma vez apagada o usuário pode programá-la novamente.

m EEPROM: esta memória permite que tanto programação como o apagamento através de circuito elétrico. Existem dois tipos:n Flash EEPROM

n EEPROM

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória tipo ROM

m Flash EEPROM: o apagamento desta memória é efetuado em blocos (que pode ter o tamanho da pastilha). Não é possível apagar células individuais. n O tempo de apagamento é da ordem de

segundos.

n O tempo de escrita por célula é da ordem de 100 µs.

n São mais baratas que as EEPROM “puras”.

m EEPROM: o apagamento é efetuado por célula. n O tempo de apagamento é da ordem de

milisegundos.

n O tempo de escrita por célula é da ordem de milisegundos

n São mais caras que as Flash EEPROM

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória tipo ROM

m Exemplo de UV-EPROM conectada ao MC68000 (operação)

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória tipo ROM

m Exemplo de circuito de programação UV-EPROM

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória tipo ROM

m Exemplo de circuito de programação UV-EPROM (cont.)

n Observar;

o Vpp sobe de 5 V para 12.75 V

o Vcc sobe de 5 V par 6.25 V

o Os tempos envolvidos são da ordem de microsegundos (µs), quando em operação normal a ordem é de dezenas de nanosegundos (ns).

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória tipo ROM

m Exemplo de circuito para Flash EEPROM

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Memória tipo ROM

m Resumo comparativo ROMs

m Observações finais: Há uma certa padronização/compatibilidade das pastilhas UVEPROM dos diversos fabricantes. Para as memórias flash, entretanto, a preocupação com compatibilidade não é visível.

A2

*

A1

A2*A1

A2A1 * *A2*A1

A2A1 *A2A1

A2A1

A2*A1 * *

D2 D0D1



l Projeto com Memória DRAM

m O projeto de memória utilizando SRAM é relativamente simples: na maioria dos casos, resume-se ao projeto do circuito decodificador de endereços, do circuito de geração (ou não) de wait states e dos circuitos de acionamento (“drivers”) de barramento.

m Já o projeto de memória DRAM envolve também:

n circuito de multiplexação de endereços

n circuito de renovação (refresh)




m Da necessidade do circuito de multiplexação de endereços:n A tecnologia DRAM permite alta densidade de

células por unidade de área de silício. O grande número de células em um pequena área de silício apresenta entretanto um conflito.

o Por um lado é possível construir pastilhas de dimensões reduzidas com um número significativo de células de armazenamento(por exemplo: 16 M).

o Por outro, a quantidade de pinos para os endereços resulta na necessidade do aumento significativo do tamanho da pastilha para acomodá-los mecanicamente (por exemplo: para o caso da pastilha de 16 M precisamos de 24 pinos só para endereço).

n A solução adotada consiste em multiplexar no tempo a especificação dos endereços, cortando pela metade o número de pinos necessários para endereço.




m Da necessidade do circuito de renovação (refresh)

n Informação é armazenada em uma DRAM como a carga de um capacitor (capacitância interna de um transistor).

n Este capacitor se descarrega com o tempo.

n Faz-se necessário renovar a carga dos capacitores das células de armazenamento dentro de um certo intervalo de tempo.




m Organização interna de uma DRAM




m Temporização do endereçamento de uma DRAM




m Exemplo de circuito do endereçamento de DRAM




m Detalhe da temporização de endereçamento




m Diagrama de tempo de ciclo de leitura




m Diagrama de tempo RAS* e CAS*




m Diagrama de tempo completo do ciclo de leitura




m Diagrama de tempo completo da escrita

(early write)




m Diagrama de tempo completo da escrita (early write)




m DRAM - modo especiais

n Page Mode - acesso a todas as colunas de uma linha (row). Aplicação: transferência de blocos (DMA, transferência de/para disco, cache, memória de vídeo ... ).

n Nible Mode - acesso a 4 células em sequência.

n Static column mode - acesso a posições localizada em uma mesma linha.




m DRAM - Page Mode




m DRAM - Nible Mode




m DRAM - Static column mode




m Renovação (refresh)

n A renovação das células é feita por linhas (rows). O acesso a uma linha renova (refresh) todas as células daquela linha.

n Mecanismos de renovação oferecidos pelas DRAM

o Somente RAS*

o CAS* antes do RAS*

o Renovação escondida (hidden refresh)

m Observe que a renovação deve ser efetuada com a máquina em operação, ou seja, com o processador fazendo acessos de leitura e/ouescrita. É função do circuito de renovação efetuar a renovação sem interferir com o processamento normal da CPU - de preferência também sem interferir com a velocidade de processamento.




m Ciclo de Renovação - Somente RAS*




m Ciclo de Renovação - CAS* antes de RAS*

Row Address Generator On-Chip




m Ciclo de Renovação Escondido (hidden refresh)




m Exemplo Projeto (visão geral)




m Exemplo Projeto (multiplexação endereço)




m Exemplo Projeto (circuito de renovação)(RAS* only)

m Obs.: 8 linhas em cada ciclo de renovação. 16 ciclos de renovação varrem as 128 = 16 . 8 = 128 = 27 linhas da memória de 16 K (214 = 27

27)




m Exemplo Projeto (circuito de renovação)

l tecnologias de memória - unicamp · nmemórias voláteis (ram) nmemória não-voláteis (rom)...

Documents