istemas digitais testegroups.ist.utl.pt/deec-sd/testes_exames/1314i_teste1_sol.pdf ·...

SISTEMAS DIGITAIS MEEC 2013-‐2014 13 de Novembro de 2013, 20:00 2013-‐2014 13 de Novembro de 2013, 20:00

Aluno: Nº Pág. 1

A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

A TESTE

1. Considere o número positivo X = 1ABh, representado na base 16. a) Converta-‐o para a base 10. ................................................................................................. [1,0 val.] b) Represente o mesmo número na base 2. ............................................................................ [0,5 val.] c) Represente o número Y = -‐X na base 2, em notação em complemento para dois, com 12

bits. ...................................................................................................................................... [1,0 val.]

a) X = 162 ! 1 + 161 ! 10 + 160 ! 11 = 256 + 160 + 11 = 427(10)

b)

c)

Antes de iniciar o teste, tenha em atenção o seguinte:

i. Duração do teste: 1h30m. ii. O teste contempla 7 perguntas, distribuídas em 10 páginas. iii. Existem 4 variações distintas do teste: A, B, C e D. iv. O teste é sem consulta. Sobre a secretária apenas deve encontrar-‐se a sua identificação (cartão

de estudante). v. Identifique todas as folhas do enunciado. Folhas não identificadas não serão cotadas! vi. Resolva o teste no próprio enunciado. Para cada questão é fornecido um espaço próprio, dentro

do qual deverá responder. A sua dimensão está ajustada ao tamanho expectável da resposta. vii. Excepcionalmente, e caso realmente necessite, pode usar o espaço extra disponível das páginas

em branco, colocadas ao longo do teste. Nesse caso, deve indicar junto ao enunciado da pergunta, que a resposta à mesma se encontra na página que utilizou.

viii. Justifique adequadamente todas as respostas. ix. Responda ao teste com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte

a ela no fim.

427 2213 211 106 2

530 2261 2

130 261 2

30 211 2

01MSB

LSB

X = 110101011(2)

X = 111001010100

000000000001

Y = !X = 111001010101

+


Aluno: Nº Pág. 2


A TESTE

2. Considere a função lógica 𝑓 𝐴,𝐵,𝐶,𝐷 = 𝐴⊕ 𝐶 𝐷 + 𝐴 𝐵 + 𝐶𝐷 a) Escreva a função na forma canónica disjuntiva (soma de produtos). Justifique. ................ [1,5 val.] b) Apresente, no quadriculado, a tabela de verdade da função. ............................................ [1,0 val.]

a)

b)

0

1

0

01

1

0f(A,B,C,D)

0

01

1

0

0

0

11

0

1

1

1

B

1

00

1

0

00

1

0

00

1

1

0D

1

01

0

0

0

1

1

01

1

0

1

1

1

0

1

1

1

00

0

0

0

11

0

1

0

A

1

1

0

10

C

1

1

1

11

00

0

0

0

0

1

f(A,B,C,D) =!

m(1, 5, 8, 9, 10, 11, 15)

f(A,B,C,D) = (AC + AC)D+A(B(C + D)) = ACD+ ACD+ABC +ABD

= ABCD +ABCD + ABCD + ABCD +ABCD +ABCD +ABCD


Aluno: Nº Pág. 3


A TESTE

3. Considere a função lógica f(A,B,C,D,E) incompletamente especificada, definida da seguinte forma:

f(A,B,C,D,E) = ∏M(0,3,9,12,16,18,20,23,27,28) + ∏Md(4,6,8,11,19,21,24,25,31)

A variável A é a de maior peso e a variável E é a de menor peso.

a) Apresente o mapa de Karnaugh correspondente a esta função, utilizando as linhas/colunas necessárias na grelha disponibilizada para o efeito. ............................................................ [1,0 val.]

b) Identifique a expressão algébrica na forma mínima conjuntiva (produto de somas) do seguinte mapa de Karnaugh. Justifique, apresentando os implicados (agrupamentos) correspondentes à função no mapa. .................................................................................................................. [1,0 val.]

c) Na solução identificada na alínea anterior, qual o valor da função quando a entrada (A,B,C,D,E) toma o valor 11? Justifique. ................................................................................................ [0,5 val.]

devido a que não está em um grupo de implicados na solução escolhida.

X0 0 1 X10 1 0 0X 01 1 X 1X11 0

101 1 10X 1X 000 10 10 X1 1X

000 111011 110 100101010001CDE

AB

0X 1 0 100 1 X 00 0X X 0 X011 1

001 0 0X0 1X X00 10 11 X1 11

000 111011 110 100101010001CDE

AB

f(A,B,C,D,E) = (B +D)(B + E)(D + E)(A+ C + D)(A+B + D + E)

f(0, 1, 0, 1, 1) = 1


Aluno: Nº Pág. 4


A TESTE

(Página deixada intencionalmente em branco.)


Aluno: Nº Pág. 5


A TESTE

4. Considere o circuito da figura, em que a variável A é a de maior peso e a variável C é a de menor peso.

1J Q

C1

Q1K

X/Y0

1

2

3

1

2

4

5

6

7

4

EN

&

C

B

A

α

β

&

&

≥1

&

=1

&

CLK

f1f2

f3

f4

a) Indique os valores a que se devem ligar as entradas α e β para ativar o funcionamento do

componente X/Y. Justifique ................................................................................................. [0,5 val.] Para que o decoder esteje activo os dois enables devem estar a “1” lógico, pelo que já que a entrada α está complementada.

b) Apresente, na quadrícula, a tabela de verdade das funções f1, f2 e f3 em função das variáveis (A,B,C). .................................................................................................................................. [1,5 val.]

c) Acrescente, à tabela de verdade anterior, duas colunas correspondentes a: • Função realizada pelo flip-‐flop JK (exemplo: set, reset, hold, etc.); • Valor do sinal f4. Assuma que as entradas (A,B,C) realizam uma contagem entre 0 e 7 (um valor por ciclo de relógio) e que no estado inicial (i.e. durante o ciclo de relógio em que (A,B,C)=(0,0,0)) o valor da saída f4 é 0 (zero). ................................................................................................................. [1,0 val.]

f3

0

HOLD

1

1

HOLD

1

0

0

f4

1

0

1

TOGGLE

0

0

SET1

Operação JK

1

0

0

0

1

0

0

11

1

1

HOLD

1TOGGLE

A

1

0

B

00

f1

1

RESET

0

10

0

10

TOGGLE

0

1

1

f2

00

0

01

10

1

0

0

1

00

0

0

C

0

11

! = ”0” ! = ”1”

b) c)


Aluno: Nº Pág. 6


A TESTE

5. Considere o circuito da figura, o qual é funcionalmente equivalente ao da pergunta anterior.

COMB2

1J Q

C1

Q1K

X/Y0

1

2

3

1

2

4

5

6

7

4

D2

&

=1

CLK

f2

f3

f4

1D Q

C1

1D Q

C1

1D Q

C1

CLK

CLK

CLK

D1

D0

X(1)X(0)

X(2)X(3)

X(4)

X(5)

X(6)X(7)

A

B

C

&

&

≥1

COMB1

& f1

a) Complete o diagrama temporal apresentado, considerando a caracterização temporal dos

componentes indicada na tabela. ........................................................................................ [2,0 val.]

b) Determine o período mínimo de relógio de forma a garantir a correta operação do circuito. Justifique.. ............................................................................................................................ [1,0 val.]

Tmin=tp(FF)+tSU(FF)+tP(X/Y)+tp(COMB1)+tp(FF)+tSU(FF)=16ns

Componente tp[ns] tSU[ns] FF 1 1 COMB1 4 -‐ COMB2 4 -‐ XOR 7 -‐ X/Y 8 -‐

CLK

(A,B,C) 000 001 010

X(7:0) FEh

f₁

f₂

f₃

f₄

1ns 4ns4ns

FDh FBh


Aluno: Nº Pág. 7


A TESTE

6. Considere um somador completo (Full-‐Adder) de 1 bit com entradas (A,B,Cin) e saídas (S,Cout). Assuma os tempos máximos de propagação indicados na tabela.

a) ................................................................................................................................................ Desenhe o circuito lógico de um somador binário

Adder4 com entradas A e B de 4 bits e saída S, também de 4 bits. O somador deverá incluir também uma entrada de Cin e uma saída de Cout, de acordo com o símbolo da figura.[1,0 val.]

b) Calcule o tempo máximo de propagação do somador Adder4 concebido. Justifique com os

cálculos que realizar. ............................................................................................................ [1,0 val.]

tpMAX [ns] S Cout A 16 12 B 16 12 Cin 8 6

FAA B

S

Cin

Cout0123

0123

0123

P

Q

Adder4

R

CI CO

FAA B

S

Cin

CoutFA

A B

S

Cin

CoutFA

A B

S

Cin

CoutFA

A B

S

Cin

Cout

b1 a1 b0 a0b2 a2b3 a3

CoutCin

S0S1S2S3

FAA B

S

Cin

CoutFA

A B

S

Cin

CoutFA

A B

S

Cin

CoutFA

A B

S

Cin

Cout

b1 a1 b0 a0b2 a2b3 a3

CoutCin

S0S1S2S3

8ns 6ns 6ns 12ns

tp(max)=32ns


Aluno: Nº Pág. 8


A TESTE

(Página deixada intencionalmente em branco.)


Aluno: Nº Pág. 9


A TESTE

7. Considere a unidade aritmética Arith4, cujo funcionamento é dado pela seguinte tabela de verdade:

I1 I0 En Operação 0 0 1 D=A 0 1 1 D=A+1 1 0 1 D=A-‐1 1 1 1 D=1 X X 0 D=0

Utilizando esta unidade, em conjunto com um registo de deslocamento de 4 bits, pretende-‐se realizar uma ALU com uma única entrada X, de 4 bits, que implemente as seguintes operações g(X), de acordo com as entradas de controlo K2 , K1 e K0:

Arith4

A0 4

I1I0

SRG 4

C4/1 /2

3, 4D

0

1M _0

3

Serial_IN_1

Serial_IN_2

3, 4D

3, 4D

3, 4D

1, 4D

2, 4D

S0

S1

Clk

En

X g(X)

A1

A2

A3

D0

D1

D2

D3

D0

D1

D2

D3

4

4 No caso considerado, o sinal X representa o valor calculado no ciclo de relógio anterior. Desprezam-‐se eventuais condições de overflow/underflow.

a) Represente uma tabela de verdade, com entradas (K2,K1,K0), que defina o valor dos sinais de controlo da unidade Arith4 (I1,I0,En) e do registo de deslocamento SRG4 (S1,S0) de forma a garantir o correto funcionamento do circuito. .................................................................... [2,0 val.]

K2 K1 K0 Operação 0 0 0 g(X)=X 0 0 1 g(X)=X+1 0 1 0 g(X)=X-‐1 0 1 1 g(X)=1 1 0 0 g(X)=X*2 1 0 1 g(X)=X÷2 1 1 0 g(X)=0 1 1 1 g(X)=2

0

1

1

1

I1

X0

1

X

En

1 1

0

S0

1

0

S1

1

1

1

0

k2

0 1

0

1

1

1

1

1

1

1

1

0

00

0

1

1

1

1

1

k1

XX

X

X1

0

0

X

10

1

0

X1

0

1

k0

10

0

01

I0

1

11

1

1

0


Aluno: Nº Pág. 10


A TESTE

b) Projete o circuito lógico que implemente as funções (I1,I0) utilizando apenas os seguintes componentes: • Multiplexers 4:1, com saídas tri-‐state; • O mínimo de lógica adicional ......................................................................................... [1,5 val.]

c) Indique os valores a que devem ser ligadas as entradas Serial_IN_1 e Serial_IN_2 do registo de deslocamento de modo a garantir a correta realização de operações aritméticas com sinal em complemento para dois. Justifique. .................................................................................... [1,0 val.] , para manter o bit de sinal.

01

0G _3

MUX

EN

0123

01

0G _3

MUX

EN

0123

01

0G _3

MUX

EN

0123

01

0G _3

MUX

EN

0123

01

0G _3

MUX

EN

0123

k0k1

k2

I1

I0

01

X

k0k1

k0k1

k0k1

01

XX

1

0

10

1

X

XX

1

01

0

0

1

0X

1

0

I1

01

1

X

1

1

k0k100

X0X

0

k20

X

1 00

11

1

I0

01

1

1X

1

10

10

1

Serial ! IN ! 1 = ”0”

Serial ! IN ! 2 = Q3

istemas digitais testegroups.ist.utl.pt/deec-sd/testes_exames/1314i_teste1_sol.pdf ·...

Documents