interface eletrônica para amplificador Óptico semicondutor com ... · de junção (tbj)...

Departamento de Engenharia Elétrica

Interface Eletrônica para Amplificador Óptico Semicondutor com Aplicações em Sistemas de Monitoramento de Links de Comunicações

Ópticas

Aluno: Henrique Pinheiro Saraiva Orientador: Guilherme Penello Temporão Co-Orientador: Gustavo Castro do Amaral

Introdução

O projeto de interface eletrônica para amplificador óptico semicondutor (do acrônimo em inglês, SOA) consiste basicamente em, através de um sinal de baixa potência gerado por uma plataforma embarcada, controlar o modo de operação de um SOA. As aplicações desse projeto são direcionadas ao interfaceamento com uma FPGA; contudo, qualquer outra plataforma embarcada poderia ser usada. Esse projeto faz parte de um estudo direcionado ao monitoramento de links de comunicações ópticas, onde um laser emite um tipo de pulso e, usando um reflectômetro óptico no domínio do tempo (do acrônimo em inglês, OTDR), pode-se identificar falhas ou quebras em fibras.

Essa técnica de sondagem foi utilizada recentemente em [1] e [2]. Os lasers, nesses trabalhos, funcionam de duas formas distintas: laser pulsado, um pulso muito curto, mas muito intenso; laser de onda contínua (do acrônimo em inglês C.W.), um pulso mais largo, entretanto menos intenso. Comparado os dois, usando a mesma potência ótica média, o laser pulsado concentra a potência em um curto intervalo de tempo, já o laser CW distribui a potência em um intervalo maior de tempo. Uma das aplicações do uso desses funcionamentos do laser é, com visto em [1] e [2] e previamente citado, o monitoramento de links de fibra ótica. Para tal, um pulso ótico é emitido pelo laser, amplificado pelo SOA e a reflexão desse pulso amplificado é analisada, fazendo uso de um OTDR. Mais especificamente, em [1], é possível ver que um pulso de alta potência, usando um laser CW, é emitido e amplificado almejando uma distância maior a ser percorrida na fibra. Em [2] um pulso de baixa potência, usando um laser pulsado, é emitido e amplificado com o objetivo de obter uma maior resolução. Comparando esses dois modos de trabalho, é possível ver que o pulso gerado pelo laser CW, por ser mais largo e possuir mais potência, consegue percorrer uma distância maior, mas, quando observado em um OTDR, há grande dificuldade em distinguir dois pontos muito próximos. Já com o pulso gerado pelo laser pulsado, por ser mais fino, ao ser observado em um OTDR, a distinção (ou resolução) entre dois pontos próximos é maior, no entanto, por ter menor potência a distância percorrida é menor. Além disso, a quantidade de pontos gerados, em um mesmo comprimento de fibra, é maior no modo de alta resolução do que no de alcance.

É interessante ver que [1] e [2] são complementares e analisando do ponto de vista computacional, para o monitoramento de links de fibras óticas, é interessante o uso do modo de alcance, para detectar, aproximadamente, o ponto de quebra (ou falha) e em seguida o modo de resolução, apurando o ponto exato da falha. Além disso, é possível observar que diferentes circuitos eletrônicos foram usados para controlar o tipo de pulso que foi gerado. Para isso, esses circuitos alteram a corrente que é enviada para o SOA. Dessa maneira, o objetivo do projeto é integrar os dois modos em uma única estrutura eletrônica com um único SOA, como pode ser visto na Figura 1.


Figura 1: Diagrama de blocos do circuito idealizado de controle de operação do SOA nos modos de alto

alcance [1], e alta resolução [2].

Para a criação do pulso de alto alcance usa-se um circuito desenvolvido no laboratório de optoeletrônica: um capacitor de alta capacitância, conectado em série com um transistor bipolar de junção (TBJ) em série com um resistor em série com o SOA, descarrega pulsos de alta corrente (2A com largura de 50ns) quando a base do TBJ é acionada com um sinal da FPGA. A largura do pulso é limitada pelo tempo de resposta do TBJ. Já o pulso de alta resolução, usa-se gerador de pulsos existente no laboratório e acionado, também, pela FPGA. Essa estrutura é capaz de gerar pulsos de 600 mA com largura de 4ns. Como o SOA só possui uma porta para a seleção de modo idealizamos o uso de dois diodos de alta frequência em uma configuração OR como apresentado na Figura 1. Como os dois pulsos nunca são acionados ao mesmo tempo, os diodos impedem que a alta potência danifique os circuitos que não estão acionados. Os catodos dos diodos são interligados e conectados na entrada do SOA. Os anodos são conectados na saída dos respectivos geradores de pulso.

Desenvolvimento Experimental

A. Desenvolvimento e prototipagem de um driver de potência A primeira etapa do projeto foi viabilizar a criação de um driver de potência capaz de

acionar uma chave ótica. Isso, pois, seria mais viável começar por um projeto de menor complexidade, mas com funcionalidades similares às desejadas, e aprimorá-lo ao longo do tempo. Para isso, foi desenvolvido o seguinte circuito:

Figura 2:Diagrama de blocos do driver de potência.


Figura 3:Esquema elétrico do driver de potência.

O sinal de controle emitido pela FPGA não possui potência suficiente para, sozinho, acionar a chave ótica, dessa forma usa-se esse sinal para acionar um circuito, independente, que por sua vez acionará a chave. No entanto, antes do sinal de controle ser enviado para esse circuito, é necessário um tratamento no sinal para que ocorra o funcionamento adequado do driver.

Para o tratamento inicial do sinal, a saída de controle da FPGA vai para um circuito amplificador. Esse é caracterizado por um amplificador operacional (do acrônimo AmpOp) LM741, com o ganho definido pelo potenciômetro conectado entre a saída e a entrada inversora, na configuração clássica de circuito amplificador não inversor. O sinal de controle entra na entrada não inversora e o ganho é ajustado para que a saída dê 5,77V. Foi adicionado um capacitor de cerâmica de 100nF entre as alimentações do AmpOp e o Terra com a finalidade de filtrar frequências acima de DC, evitando variações nas alimentações.

As portas da chave ótica utilizada são acionadas com um sinal em torno de 5 volts. Além disso, como visto no esquema elétrico, para a criação do driver foi utilizado o transistor bipolar de junção (TBJ) BC548(tipo NPN), para que haja condução de corrente nesse transistor a tensão entre a base e o emissor deve ser de, pelo menos, 660mV. Dessa forma, alimenta-se o emissor com 9V e amplifica-se o sinal da FPGA para 5,77 e envia-o para a base do TBJ.

Somando a isso, foram projetados dois resistores que limitam a corrente na base e no coletor do TBJ. Na base, a corrente máxima deve ser de 250µV, usa-se, então, uma resistência de 100Ω, limitando a corrente na saída do amplificador em 100µA Já no coletor, usa-se uma resistência de 1kΩ, considerando que corrente máxima no coletor deve ser de 100mA.

O sinal de alta potência, responsável pelo acionamento das portas da chave ótica, é tirado do coletor do TBJ. Assim, toda corrente necessária para o chaveamento é fornecida pelo transistor e não pela FPGA.

É interessante atentar ao fato de que a tensão na base do coletor não é 5,77V, pois a resistência de 100Ω gera uma queda de tensão de 0,01V, mas como, para o driver, não importa a tensão na base (5,76V) e sim se o transistor está conduzindo e, além disso, essa queda é muito baixa, não há a necessidade de obter, exatamente, a tensão na base, então podemos assumir a tensão na base exatamente como a tensão na saída do amplificador, 5,77V. Outro fato importante é que para o chaveamento, com citado anteriormente, a tensão na entrada da porta deve estar em torno de 5V. O TBJ possui um resistência interna que gera um queda na tensão


do emissor. Assim, a tensão no coletor cai para 5,06V, ainda dentro dos parâmetros exigidos pela chave óptica.

Em suma, o funcionamento desse circuito é bem simples: 1. Um sinal de controle, um degrau de 3,3V de baixa potência, é enviado pela FPGA

para um circuito amplificador; 2. O circuito amplificador, por sua vez, amplifica o sinal, colocando-o em torno de

5,77V, mas ainda com baixa potência; 3. Esse sinal amplificado é enviado para o circuito driver, que gera um sinal de alta

potência, suficiente para acionar as chaves óticas; 4. O sinal de alta potência vai para a chave ótica e faz o chaveamento das portas

óticas; Para o desenvolvimento do circuito de driver foram utilizados os seguintes componentes: 1. 1 resistor de 100 ohms de 1/4W 2. 1 resistor de 1K ohms de 1/4W 3. 1 transistor, do tipo NPN, BC548

Para o desenvolvimento do circuito amplificador foram utilizados os seguintes

componentes: 1. 1 amplificador operacional LM741 2. 1 trimpot de 10K ohms de 1/4W 3. 2 capacitores de cerâmica de 100nF /50V Com o circuito desenvolvido, passou-se, então, para a próxima etapa: a criação e teste de

um protótipo em protoboard do driver de potência. Nessa etapa, os sinais, tanto de controle quanto o a alimentação do TBJ, foram simulados

com fontes DC presentes no laboratório. As fontes DC de tensão também foram utilizadas para alimentar os circuitos de amplificação, driver e a chave ótica.

Com todos os componentes especificados na etapa anterior, foi realizada a montagem dos circuitos da seguinte forma:

Figura 4: Montagem Experimental dos circuitos.

Com a montagem concluída, foi possível observar que o circuito do driver de potência funciona. Além disso, da maneira que foi construído, pode e foi escalonado. A próxima etapa


foi a criação de uma fonte compacta e exclusiva para a alimentação do driver de potência e chaves óticas.

Para a criação dessa fonte, o seguinte circuito foi desenvolvido:

Figura 5: Esquema elétrico da fonte simétrica. ‘Fase_1’ e ‘Fase_2’ são as fases que saem do transformador.

A fonte criada teve como base as fontes apresentadas nos “datasheets” (ou folhas de características) dos reguladores de tensão LM317 [7] e LM337 [8]. Essa fonte foi projetada para ser uma fonte “ajustável”, dessa maneira, foram usados os reguladores supracitados, juntamente com os resistores “R6”, “R10”, “R7” e “R11” (escolhidos, baseando em cálculos, de maneira a obter 9V na saída). Para o desenvolvimento dessa fonte foram utilizados os seguintes componentes:

1. 1 ponte de diodos KBU8080 2. 2 capacitores de poliéster de 0.1µF / 250V 3. 2 capacitores de cerâmica de 22µF / 50V 4. 1 regulador de tensão LM317 5. 1 transformador 127V /18V – 1A 6. 2 resistores de 2K7 ohms 7. 2 resistores de 220 ohms 8. 4 resistores de 120 ohms Como pode-se ver na figura 5, a fonte desenvolvida pode ser integrada facilmente a

diversos circuitos, inclusive o circuito do driver de potência previamente apresentado. Com isso feito partiu-se para a próxima etapa.

B. Familiarização com o software CADSoft EAGLE® e criação de uma placa de

circuito impresso

Sabendo que o circuito do driver de potência funciona, bem como a fonte, focou-se na criação de uma placa de circuito impresso (PCI). Para tal, foi necessário a familiarização com o programa de criação de PCI: CADSoft EAGLE®.


Figura 6: Interface de esquemas elétricos.

Figura 7: Interface de placa de circuito impresso.

O programa CADSoft EAGLE® foi escolhido por ser um dos programas mais usados pela área de desenvolvimento amador de placas de circuito impresso, além de ter interfaces user-friendly e ampla documentação sobre seu funcionamento. Após um breve período de aquisição de know-how, foi possível criar, sem dificuldades, uma PCI que integrava os dois circuitos previamente desenvolvidos: a fonte e o driver de potência.

Figura 8: esquema elétrico do driver completo.

Após a criação do esquema elétrico, foi necessária a criação de um modelo para a placa de circuito impresso. Para isso, necessitou-se organizar os componentes, no modelo, de maneira que as rotas (ou linhas) evitassem se cruzar entre si. Após vários modelos criados, foi escolhido aquele com menor número de linhas cruzadas entre si.


Figura 9: PCI do driver completo. As dimensões da PCI estão em milímetros.

Após o desenvolvimento dessa placa, a criação de mais dois modelos diferentes desse circuito de driver foi pensada. Os modelos eram pequenas variações do modelo original: um seriam dois drivers juntos na mesma placa o outro seriam quatro drivers juntos. Para criar esses modelos, bastou substituir o amplificador LM741 (Single Operational Amplifier) por LM358 (Dual Operational Amplifier) - duplicando todos os componentes - e por UA4136 (Quad Operational Amplifier) - quadruplicando todos os componentes - no esquema elétrico e fazer as PCI’s.

Figura 10: Esquema elétrico do driver duplo completo.


Figura 11: Esquema elétrico do driver quádruplo completo.

Figura 12: PCI do driver duplo completo. As dimensões da PCI estão em milímetros.


Figura 13: PCI do driver quádruplo completo. As dimensões da PCI estão em milímetros.

Um ponto interessante que vale ressaltar é que nas placas foram utilizados, como modelo dos reguladores LM317 e LM337, os encapsulamentos TO-220. No entanto os encapsulamentos que foram soldados à placa eram TO-92. Mais adiante, consequências da utilização desse encapsulamento será apresentada. De posse dos arquivos de definição das PCI’s, foi necessário enviá-los ao laboratório GHz, na PUC-Rio, para que fosse realizada a prototipagem das placas. No processo de fresagem o que ocorre é que uma placa de cobre, chamada de placa “virgem” por servir como base para a criação de PCI’s, é colocada uma máquina, a fresa, e esta, com o auxílio de um computador, interpreta os arquivos de gerado pelo EAGLE e remove ou fura a cobertura de cobre em região específicas, gerando, assim, trilhas que servem para conectar os componentes e buracos que auxiliam na fixação dos mesmos. Após o processo de fresa das PCI’s, as mesmas foram levadas para uma das estações de solda do laboratório de optoeletrônica do CETUC para que a finalização das placas fosse concluída. Com o processo de soldagem concluído, o próximo passo foi testar as placas criadas.

C. Teste experimental e alterações no projeto O primeiro teste feito foi na placa com um único driver. O teste realizado na placa seria

ligar, primeiramente, só a PCI desenvolvida, ajustar as tensões dos reguladores e amplificador, em seguida conectar a FPGA e a chave ótica à placa e tentar realizar o chaveamento de portas. Se, ao enviar um sinal de controle da FPGA para a placa, a porta ótica da chave mudasse a placa estaria funcionando. No entanto, ao conectar a placa à tomada, notou-se que os capacitores de poliéster da fonte queimaram após algum tempo ligada. Assim pode-se notar que existiam alguns erros crassos no projeto da fonte, onde um deles era que os capacitores que queimaram


não possuíam capacidade suficiente para aguentar a carga e a frequência sobre eles. Outro erro que passou despercebido é que em algumas trilhas que estavam muito próximas, a fresa não conseguiu separá-las completamente, ou seja, havia curtos-circuitos. Além disso existiam algumas “soldas frias”, ou seja, algumas soldas não estavam com bom contato. Para resolver os problemas, a placa foi ressoldada nos locais onde existiam as soldas frias, os capacitores de poliéster foram substituídos por capacitores eletrolíticos de 3300µF / 200V e as trilhas que estavam muito próximas tiveram seus curtos circuitos manualmente removidos.

Com essas alterações feitas o teste foi refeito e foi observado, agora, que os reguladores estavam queimando. Com ajuda de alguns professores, foi possível descobrir que os reguladores estavam queimando, já que o encapsulamento escolhido (TO-92) não suportava a potência que neles estava sendo dissipada. A informação sobre a potência não constava nos datasheets dos reguladores. Assim, reguladores LM317 e LM337 com encapsulamento TO-92 foram trocados por outros reguladores dos mesmos modelos, mas com encapsulamento TO-220.

Mais uma vez o teste foi realizado e, dessa vez, o circuito funcionou sem grandes dificuldades. Com o circuito funcionando, algumas alterações, para uma segunda versão da placa, foram pensadas, dentre elas: a colocação de LEDs na saída do drive, em paralelo com seu coletor, para facilitar na visualização do chaveamento, a substituição dos trimpots e dos reguladores da fonte por reguladores fixos (reduzindo o tamanho do circuito e facilitando o seu funcionamento) e a adição de diodos de proteção para os reguladores. A próxima etapa, então, foi retificar o esquema elétrico da fonte no EAGLE, bem como o arquivo da placa de circuito impresso e adicionar as alterações previstas, além disso, as outras placas, ainda não testadas, tiveram suas fontes alteradas (com auxílio de jumpers).

Figura 14: Esquema elétrico Single Driver.


Figura 15: Esquema elétrico Dual Driver.

Figura 16: Esquema elétrico Quad Driver.


Figura 17: PCI Single Driver. As dimensões da PCI estão em milímetros.

Figura 18: PCI Dual Driver. As dimensões da PCI estão em milímetros.


Figura 19: PCI Quad Driver. As dimensões da PCI estão em milímetros.

Feitas as alterações, as placas dos drivers duplo e quádruplo foram testadas e funcionaram perfeitamente. Como a placa de driver duplo estava funcional, foi decidido já usá-la no projeto de interface eletrônica para monitoramento de link de fibra ótica.

D. Montagem atual Atualmente está em funcionamento, no laboratório de optoeletrônica o seguinte circuito

de monitoramento:

Figura 20: Diagrama de blocos do circuito simplificado.


Figura 21: Montagem atual do circuito.

A Figura 13 retrata o funcionamento do sistema através de um diagrama de blocos. A placa de circuito impresso projetada possui dois circuitos independentes capazes de interfacear a FPGA com duas chaves ópticas distintas de forma que pode-se escolher qual dos dois caminhos ópticos o sinal de luz vai percorrer, como mostrado na Figura 13.

Em cada um dos braços entre as chaves ópticas, um dos circuitos mencionados anteriormente (alto alcance e alta resolução) está conectado. Através da seleção das chaves, é possível selecionar qual dos dois tipos de monitoramento será realizado. É importante notar que essa é uma simplificação do objetivo final do projeto, uma vez que utiliza dois SOAs e dois circuitos de geração de pulso independentes. O objetivo final é criar um circuito que utilize apenas um SOA, como mostrado na Figura 1.

Resultados

Com o auxílio de detectores de fótons e de um programa desenvolvido, pelo laboratório de Optoeletrônica, especificamente para a contagem de fótons, pode-se observar os seguintes resultados:

Figura 22:Interface do programa para contagem de fótons no modo de alta resolução.


Figura 23: Potência ótica em modo de alta resolução.

Figura 24:Interface do programa para contagem de fótons no modo de alto alcance.

Figura 25: Potência ótica em modo de alto alcance.


Nas Figuras 22 e 24 pode-se observar a interface do programa. Na montagem atual, por padrão, ou seja, se não ocorrer o chaveamento, o circuito ativa o modo de alcance. Caso o ocorra o chaveamento, o modo de alta resolução é ativado. Na interface do programa pode-se ver o chaveamento através da cor ao lado do botão ‘Path 1’: ‘Vermelho’ indica que não há chaveamento, ‘Verde’ indica que há. Nas Figuras 23 e 25 é possível ver as diferenças nas potências óticas quando a chave ótica seleciona um dos modos. Ao utilizar um medidor de potência óptica (do acrônimo em inglês, OPM) na saída da chave ótica pode-se medir a potência do pulso na fibra. No modo de alcance, como já explicado, um pulso de alta potência é emitido. O OPM indica, para tal pulso, um potência média de -11,5 dBm, como pode ser visto na Figura 25. No modo de alta resolução, um pulso de menor potência é emitido e o OPM apresenta o valor de -42,8 dBm, como visto na Figura 23.

Conclusões Verificou-se a possibilidade de interfacear uma plataforma embarcada com dispositivos

que exigem corrente para operar, como uma chave óptica. Apesar do circuito incialmente pensado não ter sido desenvolvido, ainda, um circuito com funcionalidade similar foi desenvolvido e impresso, além encontrar-se sob funcionamento em experimentos no laboratório.

Referências

1. Amaral, Gustavo C; Garcia, Joaquim D; Herrera, Luis EY; Temporao, Guilherme P; Urban, Patryk J; von der Weid, Jean Pierre; “Automatic Fault Detection in WDM-PON with Tunable Photon Counting OTDR," Lightwave Technology, Journal of, 33, 24, 5025-5031, 2015, IEEE.

2. Herrera, LY; Amaral, GC; von der Weid, JP; “Ultra-High-Resolution Tunable PC-OTDR for PON Monitoring in Avionics," Optical Fiber Communications Conference and Exhibition (OFC), 2015, 1-3, 2015, IEEE.

3. REZENDE, Sergio M. “Materiais e Dispositivos Eletrônicos,” 4ª ed, São Paulo, Editora Livraria da Física, 2015.

4. KOSOW, Irving Lionel. “Máquinas Elétricas e Tranformadores,” 4ª ed, Porto Alegre, Globo, 1982.

5. SEDRA, Adel S. & SMITH, Kenneth C. Microeletrônica. 5ª ed, São Paulo: Prentice Hall, 2007.

6. Texas Instruments, LM337, Datasheet. 7. Texas Instruments, LM317, Datasheet. 8. Texas Instruments, LM337, Datasheet. 9. Texas Instruments, LM358, Datasheet. 10. Texas Instruments, LM741, Datasheet. 11. Fairchild Semiconductor, UA4136, Datasheet.

interface eletrônica para amplificador Óptico semicondutor com ... · de junção (tbj)...

Documents