IE733 – Prof. Jacobus

Cap. 6

Efeitos em dispositivos de pequenas dimensões.

(parte 2)

6.4 – Perfuração MOS (punchthrough).Na 1a parte – Efeitos eletrostáticos p/ pequenas dimensões, porém fracos, em nível de não afetar muito o comportamento do transistor.

O critério mais usados para observar integridade dos efeitos eletrostáticos (canal curto) é S pouco dependente de VDS e com valor próximo ao L longo

DSGS IddVS log S 80 mV/dec (longo)Para o menor dispositivo aceita-se uma variação de alguns % (~ 5 mV/dec).

O deslocamento da curva para esquerda quando VDS ↑ deve-se ao efeito DIBL.

A fig. 6.11b apresenta uma boa característica eletrostática.

fig. 6.11

VDS2 > VDS1

VDS1 – cheita

VDS2 - tracejada

VGS/VDS < 100 mV/V valores típicos aceitáveis.

Fig 6.11a, grande dependência de S com VDS – efeito de perfuração MOS

É uma caso severo de diminuição de barreira que causa um fluxo de elétrons da fonte para o dreno. A integridade eletrostática é violada

Também pode ocorrer quando há o encontro das regiões de depleção da fonte e do dreno, na ausência da região de depleção na porta:

- perfuração de superfície (dopagem uniforme)- perfuração de corpo (dopagem maior na superfície)

Efeitos de perfuração MOS sobre as curvas características:

Perfuração MOS deve ser evitado por construção e não necessita ser modelado em modelos compactos SPICE.

fig. 6.21

Fig 6.21 – “Assinatura de bulk punchthrough”: pouca mudança de S com VDS, porém IDS é fortemente dependente de VDS e independente de VGD na parte inferior da curva caso.

Nota: tenho sérias dúvidas quanto a isto! Depende muito da razão entre IDS de corpoe de superfície (e possível fuga de junção)

• Parâmetros de ajuste:– Dopagem no canal

(duas implantações)

– Profundidade de junção (LDD ou SDE=Sourse/drain extention)

– Espessura de óxido de porta

6.5 – Saturação da velocidade dos portadores.

Em dispositivos de canal curto, nos efeitos já vistos, a porta não tem um controle completo das cargas no canal. Isto indica que o campo paralelo (longitudinal) ao canal não deve ser desprezível quando comparado ao campo transversal.

O efeito mais significante provocado ↑Ex

e que dever ser incluído no cálculo de IDS:↓ eff

Defini-se o campo crítico Ec:

|vd| |Ex|, |Ex| << Ec

|vd| |vd|max, |Ex| >> Ec

Ec= |vd|max / |vd|max, 5x106 – 2x107 cm/s (p/ n e p).

Em canal longo, EX << Ec. Em curto não (usar as duas retas).

Ecn=8-30x103 V/cm; Ecp=2-10x104 V/cm

6.5 – Saturação da veloc. portadoresoutra relação em uso:

dxdVE

dxdVEvxv

CBc

CBcdd /11

/1)(

max

Para o cálculo de IDS, assumindo somente corrente por deriva:

dx

dVxE CB

x )(

cx

cxdd EE

EEvv

1max

dxdVE

dxdVxv

CBc

CBd /11

/)(

xvQWI dDSN I)( '

dx

dVQW

dx

dV

EI CBCB

cDSN I

)(.1

1 '

DB

SBI

V

V CBc

SBDBDSN dVQW

E

VVLI )(. '

Assumindo e EC independente do campo longitudinal e integrando:

DB

SBI

V

V CBCDS

DSN dVQELVL

WI )(

.1'

CDS

sem efeitoDSNDSN ELV

II

.1

6.5 – Saturação da veloc. portadores

Forte influência na curva IDS-VDS:

Para o mesmo VGS, atinge-se a saturação para menores valores de VDS!.

O espaçamento entre as correntes é proporcional ao incremento de VGS quando o dispositivo apresenta este efeito, ou seja, a corrente de saturação depende linearmente de VGS -VT!!.

↓L ↑efeitos da saturação da veloc.

↓L V’DS ↓.

6.5 – Saturação da veloc. portadoresExemp. 1 :usando as eq. do cap. 4 e somando o efeito de saturação da veloc. de portadores:

cDS

DSDSTGSoxDSN ELV

VVVVC

L

WI

./1

.5.0.

2'

Exemp. 2 : dIDS / dVDS = 0:

VDS ≤ V’DS.

1.2

.1

2'

c

TGS

TGSDS

ELVV

VVV

V’DS é menor que o valor V’DS sem o efeito.

Se L.Ec tender ao infinito, V’DS=(VGS-VT)/

Exemp. 3 : incluindo os efeitos de modulação (L-lp):

c

DS

DSDSTGSoxDSN

ELV

Llp

VVVVC

L

WI

.'

1

'.5.0'.

2'

6.5 – Saturação da veloc. portadoresfazendo L↓ (V’DS ↓) e lp/L << 1:

cDS

DSTGSoxDS ELV

VVVLWCI

./'

'/.'

'

cTGSoxDS EVVWCI ...' ' dependência linear com VGS-VT

Para altos valores de campos, a carga no canal é aproximadamente uniforme pois elas têm praticamente as mesmas velocidades, Vsat.

-Q’I C’ox(VGS -VT) xvQWI dDSN I)( '

Outro efeito observado: A corrente de dreno é independente de L!!

Tempo que os portadores levam para atravessar o canal é proporcional a L e a velocidade é aprox. constante (máxima). Carga total no canal também é proporcional a L. a corrente (dQ/dt) é independente de L.

“Fluxo médio de água saindo de um cano com velocidade constante independe do comprimento do cano”

Na verdade, a análise acima é simplificada. Canal curto, considerar efeitos bi-dimensionais – mais complexo!Como vdMAX p/ n e p; podemos usar Wn ~ Wp em CMOS!

Em1> Em2

Para L(1)↓, há uma porção do canal antes do estrangulamento onde a velocidade dos portadores satura.

6.6 – Efeito de portadores quentes.O campo longitudinal aumenta da fonte para o dreno.

O pico do campo se dá na junção canal-dreno e depende fortemente de L e VDS.

Ec campo crítico → (Vsat)

Para L(2)↑, o campo crítico ~ coincide com o inicio do estrangulamento.

A velocidade dos portadores não aumenta devido as colisões, porém a energia cinética randômica aumenta. Uma pequena fração de portadores adquirem uma quantidade de energia alta “portadores quentes”

Em campos > Ec:

Alguns do elétrons adquirem energia suficiente para produzir ionização por impacto com átomos de silício do cristal, onde são criados novos pares elétron-lacuna avalanche fraca.

Elétrons gerados são atraídos para o dreno;

Lacunas geradas são “puxadas” para o substrato, gerando a corrente IDB.

Uma fração dos elétrons podem sobrepor a barreira do SiO2, serem injetados no óxido e coletados pela porta.

↑Nit e modifica Q0, ↓tempo de vida dos dispositivos.

6.6 –Portadores quentes

IDB IDS IDB é função do campo, ou, excesso VDS-V’DS

Para um dado VDS e aumentando VGS, ↑ IDS e ↑ IDB

aumentando mais VGS, ↑V’DS e (VDS - V’DS) ↓ e o campo no dreno ↓

DSDS

DSDSDSDB VV

ViVVKiII

'exp'

Ki de 1 a 3 Vi de 10 a 30V.

corrente total de dreno,

ID = IDS + IDB

IDB é máx em VGS ~ VDS/2

6.6 –Portadores quentes

B

G

S Dn+n+

n

Se tox↓ a corrente de porta (efeito de portadores quentes) não é mais desprezível.

Porém o limite de tox é definido pelo efeito de tunelamento e não por portadores quentes, pois ↓ tox, ↓ tensões e campos (escalamento).

Para limitar os efeitos por portadores quentes - LDD

LDD lightly doped drain

Diminuição do campo elétrico máximo.

Parte da região de depleção dentro LDD,

n+/n entre 10 e 100

6.7 – Escalamento.

↑ velocidade dos circuitos,

↑ quantidade de circuitos por área do chip,

efeitos de canal curto, ...

...

“Ajuste do processo de fabricação e das tensões para permitir um funcionamento correto dos dispositivos de dimensões cada vez menores”

Escalamento simples, todas as dimensões alteradas pelo mesmo fator. Se o campo elétrico mantiver mesma forma de distribuição e magnitude, mantém-se o comportamento de canal longo.

Permite aplicar os conceitos desenvolvidos para os dispositivos longos.

Por exemplo:V

Nqd bi

A

S .

.2

Para escalar d por 1/k escalar NA por k e V por 1/k (supondo bi<<V)

assim (NA) por 1/√k VT por 1/k (tensões)

daí VFB + 0 deveria também ser escalado, para isso utiliza-se VFBeff (cap5), através da implantação de íons

Dimensões (L,W,tox,dj) 1/k

Área 1/k2

Densidade de empacotamento (por área) k2

Concentração de dopagem, NA K

Tensões e VT 1/k

Correntes 1/k

Dissipação de potência (circuito) 1/k2

Dissipação de potência (por área) 1

Capacitâncias, C 1/k

Capacitâncias por área, C’ k

Cargas, Q 1/k2

Cargas por área, Q’ 1

Intensidade do campo elétrico 1

Coeficiente de efeito de corpo, 1/k1/2

Tempo de atraso, 1/k

Figura de mérito (power-delay product) 1/k3

Escalonamento de campo-constante.

Quantidade Fator de escala

2'

2 DSDSTGSoxDSN VVVVCL

WI

6.7 - EscalonamentoPara metais ou poli-silício usados para interconexões:

Larguras das linhas 1/k Espessura das linhas 1/k

Área da secção transversal 1/k2 correntes 1/k

Daí a densidade de corrente – k ! Problemas de eletromigração (p/ Al: limitar em 1mA/m2).

Abertura de janelas de contato:

Se a área 1/k2 - resistências k2 correntes 1/k

Daí a queda de tensão nos contatos vai ser escalado por k, oposto das tensões de polarização!!.

Deve-se então definir algumas regras para o escalamento.

Linhas: resistência escala com k; capacitância com 1/k = RC = cte.RC fica mais significativo comparado ao tempo de atraso de porta!Solução: escalar espessura da linha com fator menor.

Análise similar com a resistência de S/D pela redução de xJ

Três eras: i) tensão constante (70-90), ii) junções abruptas (90-00) e iii) strained Si engineering (00-...)

Reduz e confiabilidade

Ion vs. xJ para Ioff fixo (Era junção abrupta)

XJ menor resulta S menor, permite VT menor, aumenta Ion

W, L 1/k 1/k 1/k 1/k

tox 1/k 1/k’ 1/k 1/k

NA k k k k2/k’

V, Vt 1/k 1 1/k’ 1/k’

Quantidade

Escalonamento campo constante

1 < k’< k

Escalonamento tensão constante

1 < k’< k

Escalonamento tensão quase-

constante

1 < k’< k

Escalonamento generalizado

1 < k’< k

Algumas previsões são feitas a partir destas regras: - “Limite” tecnologia MOS (??)

Lmin de 0.04m (40 nm)

Densidade de empacotamento – 108 cm2.

Tempo de chaveamento – 10 ps.

Freqüência de “clock” para redes digitais – 3 GHz.

Dados já demonstrados (segundo o livro):

Transistor

pMOS

L = 6 nm

(IBM)

Ano 04 07 10 13 16 19 22 25

Nó tecnológico 90 65 45 32 22 15 10 7

Printed Gate 53 35 25 18 13 9 6 4

Physical Gate 37 25 18 13 9 6 4 3

ITRS2001 – dimensões em nm

Considerações para o limite de escalamento:

• Limite para reduzir VDD: – manter sinal maior que o ruído.

– imprecisão no valor de VT, e valor fixo de S, impede reduzir VT.

VDD > 0,5V

– velocidade de chaveamento e capacidade de corrente em output impõe VDD maior, o que limita o Lmin por BV.

• Limites de aquecimento ou dissipação de potência:– refrigeração por ar forçado: 20 a 40 W/cm2

– refrigeração por líquido pode aumentar o valor em uma ordem. limita o número de transistores por área

– potência dinâmica = fCV2 limitar a freqüência se T aumenta.

6.8 – Efeito das resistências série de fonte e dreno.

O canal do transistor está em série com duas resistências parasitarias, fonte e dreno.

R1 – resistência do contato metal e a região n+;

R2 – resistência da região difundida n+ e LDD (se houver);

R3 – resistência de espalhamento (região n+ /camada de inversão).

Novas tecnologias: ↓dJ e AC

↑R

Não é mais desprezível.

Séria limitação: RSD

• RSD/Rch era menor que 20%, agora tende a 1 !

• Ganho pelo strain tende a saturar para L<100nm (nMOS) e L<50nm (pMOS) devido à RSD.

• Prioridade: reduzir RSD; não adianta melhorar a chave MOS (CNT ?)

% ID improvementcom uso de “uniaxialstrained Si”

6.8 – Resistência série

Efeito de R na corrente de dreno (fig 6.30):

VDS = VDS -2.R.IDS

~

DSTGSoxDS VVVCL

WI

~

.'.

supondo VDS << VGS - VT

~

DSTGS

TGSR

oxDS VVV

VV

LWCI .

1

. '

L

WRCoxR

...2 '

Caso de junções profundas, óxidos não finos e abertura de contatos grandes reduzem o efeito e obtém-se R, (C’ox.R.W) ~ nulo.

Caso contrário, R torna-se importante e deve ser considerado. Tem o mesmo efeito sobre IDS que a redução da mobilidade efetiva.

6.8 – Resistência série

A característica da curva IDS x VGS é a mesma apresentada para a redução da mobilidade efetiva (cap.4)

Se assumir os dois efeitos, deve-se substituir , por eff na expressão anterior de IDS.

Para manter as resistências de fonte e dreno baixa, elas são cobertas com Ti, Co ou Ni e reagidos termicamente com Si. Salicide (sefl-aligned silicide). Reduz R por 5 a 10.

Difícil distinguir os dois efeitos!

Se (VGS-VT) e R(VGS-VT) << 1:

TGSRTGSRTGSef VVVVVV

1

1

1

1

1

100

6.9 – Efeito devido a óxido fino e alta dopagem.

Para manter a integridade eletrostática dos dispositivos, diminuindo L e W, deve-se diminuir também a espessura de óxido e aumentar a dopagem.

Efeitos mais importantes devido à tendência de escalamento:

1) Diminuição da capacitância de óxido efetiva devido à espessura da camada de inversão e de acumulação e a depleção da porta de poli-silício);

2) Aumento da tensão de limiar devido aos efeitos mecânico-quânticos (QM);

3) Tunelamento através de óxido finos.

6.9 – Óxido fino e alta dopagem

Aumento da espessura efetiva do óxido de porta:

A camada de inversão ou acumulação não pode ser mais considerada infinitamente fina (cap. 4 – aproximação por folhas de carga).

Para calcular o formato dessa camada: Poisson e Schrödinger

dm distância entre a centróide das cargas na camada de inversão (acumulação) e a superfície;

mS

oxoxox dtt

^

tox é a espessura “elétrica” do óxido.^

3/1

1 '32

11'

IBm QQBd dm ou (tox –tox) ↑ se tox ↓,

pois Q’B ↑ com ↑ de NA.

^

6.9 – Óxido fino e alta dopagem

Depleção no poli-silício da porta:

Dependendo da dopagem do poli-silício pode ocorrer a depleção na porta quando a camada de inversão é formada.

A depleção resulta numa diminuição da espessura do óxido, (efeito fisicamente diferente de dm).

Se a porta depletar uma profundidade, dp daí:

pmS

oxoxox ddtt

^

dp é dependente da polarização!!!

Solução: usar metal como material de porta.

6.9 – Óxido fino e alta dopagem

Aumento da tensão de limiar devido aos efeitos mecânico-quânticos;

Outro efeito quântico que também aumenta com o escalamento: Potencial de superfície (s) necessário para inversão forte.

000 SSTV

dependente da dopagem ().

mS

B

Bs dQ

QB

'

3/2'2

Tunelamento através do óxido de porta;6.9 – Óxido fino e alta dopagem

Para a tecnologia abaixo de 0.13m, tox ~ 20 Å.

Quando a espessura da barreira do óxido torna-se muito pequena, mais elétrons podem tunelar por ela. Limite para tox ~ 16 Å.

Para resolver: substituir o isolante por um outro com constante dielétrica maior tin ; tunelamento para um mesmo C’ox.

Intenso tema de pesquisa!!!