1UniSant'Anna - fevereiro de 2009 - Página

Fundamentos de Fabricação de

Circuitos Integrados

Prof. Acácio Luiz Siarkowski

- Fabricação de Transistores

MOS integrados

Tecnologias em CIs

- As principais tecnologias de construção de circuitos

integrados:

Níveis de desenvolvimento

Etapas de um projeto de um CI

Estrutura Básica MOS

- Transistor NMOS (metal, óxido e semicondutor):

Controle da passagem de corrente entre Source (Fonte) e

Drain (Dreno) por meio da tensão aplicada no Gate (Porta).

Estrutura Básica MOS

- Transistor NMOS x CMOS (NMOS + PMOS):

Fabricação NMOS

- Etapas de Processo:

Fabricação NMOS

- Etapas de Processo:

Fabricação NMOS

- Etapas de Processo:

Fabricação NMOS

- Etapas de Processo:

Fabricação CMOS

- Etapas de Processo:

O processo CMOS inicia com uma substrato tipo P e, então é crescido o “óxido de campo” (0,5um).

A 1a máscara de litografia define a região tipo N, onde átomos de fósforo são implantados através desta janela no óxido.

Depois uma fina camada de óxido é crescida nas regiões ativas dos transistores.

Este será o óxido de porta (Gate) com 2,5nm de espessura

Fabricação CMOS

- Etapas de Processo:

Uma cama de silício policristalino (300 nm) é depositada por CVD e o padrão é corroído por Plasma, criando as linhas de que funcionarão como eletrodos de porta nos transistores nMOS e pMOS e como interconexão entre eles.

Esta estrutura também funciona como uma máscara auto-alinhada para a definição das regiões de fonte e dreno de cada transistor.

Polysilicon Gate Connections

Fabricação CMOS

- Etapas de Processo:

Usando duas máscaras, as regiões de fonte e dreno de cada transistor são implantadas com dopantes tipo N e tipo P.

Uma dopagem adicional pode ser feita no pMOS(n_well Region) para melhorar características elétricas deste transistor.

Dopagemadicional

Fabricação CMOS

- Etapas de Processo:

Uma camada isolante (óxido de silício com 500nm) é depositada por CVD

As regiões de contatos são corroídas, de forma a abrir janelas no óxido, expondo o silício dopado (regiões de fonte e dreno de cada transistor).

Estas janelas de contato são necessárias para a inteconexão dos circuitos usando uma camada metálica (alumínio).

Fabricação CMOS

- Etapas de Processo:

Uma camada de metal (alumínio, >500nm) é depositada por evaporação e as linhas de interconexão são definidas por litografia e corrosão.

Estas conexões são conhecidas como interconexões locais e as demais interconexões são feitas por mais de deposições de novas camadas isolantes e metálicas.

Fabricação CMOS

- Etapas de Processo:

O layout resultante é mostrado na figura ao lado.

A etapa final seria a deposição de uma camada de passivação (óxido de silício, >500nm) sobre toda a área do chip, exceto as áreas de contato para o Wiring-bond (contatos externos).

Definição linhas de interconexão

- Resistência de folha:

(sheet resistance)

Definição da espessura

e resitividade do material

depositado.

eW

L

A

LR

...

eR

WLR

quadrado

quadrado