familias logicas

Eletrnica - REE III Circuitos lgicos digitais - Ensaios

Famlias lgicas

Famlias lgicas - Ensaios

SENAI-SP - INTRANET

Famlias lgicas

SENAI-SP, 2004

Trabalho editorado pela Gerncia de Educao da Diretoria Tcnica do SENAI-SP, a partir dos contedosextrados da apostila, Circuitos lgicos digitais - Ensaios, Captulo V, Famlias lgicas. So Paulo,1991 (Reparador de Equipamentos Eletrnicos III).

SENAI Servio Nacional de Aprendizagem IndustrialDepartamento Regional de So PauloAv. Paulista, 1313 - Cerqueira CesarSo Paulo - SPCEP 01311-923

TelefoneTelefax

SENAI on-line

(0XX11) 3146-7000(0XX11) 3146-72300800-55-1000

E-mailHome page

[email protected]://www.sp.senai.br


SENAI-SP - INTRANET

Sumrio

Famlias lgicas 5Referncias bibliogrficas 57


SENAI-SP - INTRANET


SENAI-SP - INTRANET 5

Famlias lgicas

O objetivo que norteou a elaborao do material didtico Famlias lgicas foi o deapresentar, de uma forma organizada, clara e objetiva, os aspectos fundamentais daeletrnica.

Esperamos que esse manual sirva como instrumento de apoio ao estudo de umamatria essencial para os que se iniciam ao campo da eletrnica.

Famlias lgicas - DTL, RTL, HTL

As famlias lgicas empregam componentes diferenciados na sua estrutura. So estescomponentes que caracterizam seu funcionamento.

Por isso, ao selecionar um circuito integrado ou famlia lgica para um determinadoprojeto, necessrio considerar tais componentes e suas caractersticas.

Caractersticas gerais das famlias lgicas

Fan-in a carga fornecida pela entrada de uma porta lgica sada da porta anterior em queest conectada.

Fan-out o nmero mximo de portas da mesma famlia que poderiam ser conectadas sadade uma nica porta.


SENAI-SP - INTRANET6

Faixa de tenso do nvel lgicoSo dois os nveis lgicos de tenso: o nvel 1 e o nvel 0.

Dois so os tipos de lgica de operao: Lgica positiva e Lgica negativa.

A figura a seguir mostra as faixas em que so feitas as operaes na lgica positiva enegativa.

Quando a operao feita na lgica positiva, o nvel 1 uma faixa situada em torno deum valor positivo de tenso.

Quando se opera em lgica negativa, o nvel 1 uma faixa situada em torno de umvalor negativo de tenso.



Tempo de propagao (Tp) a mdia aritmtica entre os tempos mdios de propagao para mudanas deestado na entrada e sada, conforme mostramos a seguir.

Tp = 2

Tp Tp LHHL +

Margem do rudo a variao de tenso admissvel entrada de um elemento lgico sem que, suasada, mude de estado. Duas so as margens de rudo: uma para o estado lgico deentrada 0 e outra para o estado lgico de entrada 1.

Potncia dissipada a dissipao de energia eltrica; expressa em miliwatts.

TemperaturaTemperatura ambiente de operao do Cl.

CompatibilidadeCapacidade de interligao entre as subfamlias de uma famlia lgica.

Corrente de trabalhoValores de corrente nas entradas e sadas de uma porta lgica.

Corrente de curto-circuito (IOS)Valor da corrente na sada de uma porta lgica em curto-circuito.

AlimentaoVcc e Icc necessrios alimentao de um Cl.

As famlias lgicas dividem-se em dois grupos: Famlias lgicas: DL, DTL, RTL e HTL; Famlias lgicas: TTL, MOS, C-MOS.

Famlia lgica com diodo

A famlia DL (Diode Logic, ou seja: lgica com diodos) implementada a partir decomponentes discretos que s os diodos e os resistores.



Por ser um componente com estados de conduo e no-conduo bem diferenciados,nessa famlia lgica, o diodo tem a funo de simples comutador.

Os circuitos bsicos da famlia DL so as portas E e OU.

Funo EObserve abaixo o circuito tpico de uma porta E e seu respectivo smbolo.

FuncionamentoA tabela abaixo mostra como funciona esse tipo de circuito.

Tenso deentrada Diodos

Tenso desada

Nvel.lgicoLinhas da

tabela-verdadeVA VB V1 V2 VS S

1 0V 0V Conduz Conduz 0,6V 0

2 0V +VCC Conduz Corta 0,6V 0

3 +VCC 0V Corta Conduz 0,6V 0

4 +VCC +VCC Corta Corta VCC - IL . R 1



Funo OUNesta funo, o circuito tem a seguinte configurao:

FuncionamentoA tabela abaixo mostra como funciona esse circuito.

Tenso deentrada Diodos

Tenso desada

NvellgicoLinhas da

tabela-verdadeA B V1 V2 VS S

1 0V 0V Corta Corta 0V 0

2 0V +VCC Corta Conduz VCC - 0,6V 1

3 +VCC 0V Conduz Corta VCC - 0,6V 1

4 +VCC +VCC Conduz Conduz VCC - 0,6V 1

Famlias lgicas com transistores

Nos circuitos digitais, os transistores operam nos pontos de corte e saturaofuncionando como chave eletrnica.



Quando se utiliza o transistor NPN com nvel lgico 0 na base, a corrente 0 e otransistor vai para o ponto de corte, comportando-se como uma chave aberta.

Quando em nvel 1, a corrente de base leva o transistor ao ponto de saturao, e estese comportar como uma chave fechada.

ObservaoPara a lgica positiva utilizam-se transistores NPN; e para a lgica negativa utilizam-seos transistores PNP.

Tempo de comutao dos transistoresA transio entre o corte e a saturao demanda certo tempo. A seguir mostramos osprincipais fatores que influenciam no tempo total de comutao dos transistores.

Tempo de retardo (Td) o perodo de tempo que transcorre do momento em que o sinal de entrada (T1) aplicado at o sinal de sada atingir 10% de sua faixa de variao.



Tempo de subida (Tr) o tempo que transcorre enquanto a corrente de coletor sobe de 10% para 90% de Icmx.

Tempo de armazenamento (Ts)Perodo de tempo entre a retirada do sinal de entrada e o momento em que a tensode sada comea a responder, variando em 10% de sua amplitude.

Tempo de descida (Tf) o perodo de tempo necessrio para que a corrente de coletor caia de 90% para 10%de IC.

Famlia lgica DTL

A famlia lgica DTL (Diode Transistor Logic: lgica com diodo e transistor) constituda por circuitos lgicos construdos a partir de resistores, diodos e transistores.Permite formar os blocos lgicos E, OU, NO E e NO OU.Observe na figura ao lado a porta NO E que o circuito bsico dessa famlia.

A tabela abaixo mostra o funcionamento desse tipo de circuito.

Linha A B V1 V2 V3 /V4 V5 S Nvel.lgico

1

2

3

4

0V

0V

+VCC

+VCC

0V

+VCC

0V

+VCC

Conduz

Conduz

Corta

Corta

Conduz

Corta

Conduz

Corta

Corta

Corta

Corta

Conduz

Cortado

Cortado

Cortado

Saturado

+VCC

+VCC

+VCC

0V

1

1

1

0



Os principais parmetros da famlia DTL so: fan-out = 10 fan-in = 1,5 Pd = 10mW Tp = 30ns imunidade ao rudo = nvel 0 ~ 0,4V; nvel 1 ~ 1,2V

As principais vantagens desta famlia so: Maior imunidade a rudos que a famlia RTL; Boa interao entre velocidade de propagao, consumo e imunidade a rudos; Possibilidade de ligao em paralelo das sadas; Distribuio de sada (fan-out) e de entrada (fan-in) moderadamente alta.

Famlia lgica RTL

Esta famlia RTL foi a primeira a surgir sob a forma de circuito integrado. Esses Cls soconstrudos com resistores e transistores; e seu princpio de funcionamento baseia-seno corte e saturao dos transistores.Observe na figura a seguir uma porta NO OU que o circuito bsico da famlia lgicaRTL.

A tabela abaixo mostra o funcionamento da porta OU RTL.

Linha A B V1 V2 S Nvel lgico1

2

3

4

0V

0V

+VCC+VCC

0V

+VCC0V

+VCC

cortadocortado

saturadosaturado

cortadosaturadocortado

saturado

+VCC0,3V

0,3V

0,3V

1

0

0

0



Os principais parmetros da famlia RTL so: fan-out = 5 Pd = 10mW Tp = 12ns fmx = 50kHz

As principais vantagens desse circuito so: Baixa dissipao de energia; Baixo custo devido ao nmero reduzido de componentes; Boa imunidade ao rudo devido introduo do resistor de base.

A principal desvantagem desse circuito o elevado tempo de propagao. Quando ocircuito implementado com componentes discretos possvel diminuir o valor hmicodo resistor de base ou acrescentar um capacitor em paralelo com o resistor de basepara reduzir o tempo de propagao. Veja circuito abaixo.

Famlia lgica HTL

A famlia lgica HTL (High Threshold Logic) foi desenvolvida para atender saplicaes industriais onde necessrio alta imunidade a rudos provocados porcomutao de chaves, motores, etc.



Esse circuito formado com os mesmos componentes que compem as portas dafamlia DTL, acrescentando-se um diodo em srie com a base do transistor que eleva opotencial necessrio para que o transistor entre em saturao.

Observe a seguir uma porta NO E, que o circuito bsico da famlia HTL.

Os principais parmetros desta famlia so: fan-out tpico = 10 potncia dissipada = 60mW grande imunidade a rudos devido utilizao de um diodo zner (V3) maior tempo de atraso dentre todas as famlias que utilizam transistores.

Exerccios

1. Utilizando diodos semicondutores e resistores, esquematize os circuitos eletrnicosque executam as funes:a. S = A . B

b. S = A + B + C



2. Qual a principal desvantagem da famlia DL?.__________________________________________________________________

3. Assinale as alternativas corretas.a. O transistor utilizado como elemento de comutao serve para:

( ) eliminar rudos( ) acoplar os sinais de entrada e sada( ) eliminar a deteriorao dos sinais( ) melhorar o tempo de comutao( ) desacoplar os sinais de entrada e sada

b. A caracterstica da configurao emissor-comum produz( ) alta velocidade de comutao( ) pequeno gancho de corrente( ) baixa velocidade de comutao( ) inverso de fase dos sinal na sada

c. A porta lgica bsica constituda por um transistor na configurao emissor-comum :( ) porta E( ) porta NO E( ) porta OU( ) porta NO OU( ) porta INVERSORA

4. No circuito inversor transistorizado, qual a finalidade do capacitor em paralelocom o resistor de base?__________________________________________________________________

__________________________________________________________________

__________________________________________________________________

5. Marque a opo correta:a. Para ficar saturado, o circuito com transistor NPN necessita de uma tenso na

base:( ) nvel lgico 1 ( ) nvel lgico 0

b. A sada desse circuito ser em:( ) nvel lgico 1 ( ) nvel lgico 0



c. Esse circuito opera como:( ) chave aberta ( ) chave fechada

6. A partir do circuito dado, preencha a tabela correspondente.

A B V2 V5 V3 /V4 V1 S N.lgico

0V

0V

+VCC

+VCC

0V

+VCC

0V

+VCC

Conduz Corta +VCC

0V

1

0

7. Quais so os componentes discretos utilizados na construo da famlia DTL?__________________________________________________________________

__________________________________________________________________

__________________________________________________________________

8. No circuito lgico da famlia RTL, que componente eletrnico responsvel pelochaveamento de sinal?__________________________________________________________________

__________________________________________________________________

__________________________________________________________________

9. Qual a principal desvantagem da famlia RTL? Como pode ser minimizada?__________________________________________________________________

__________________________________________________________________

__________________________________________________________________



10. Utilizando transistores e resistores, esquematize circuitos para as seguintesfunes:a. S = B A +

b. S = A + B

11. Qual a diferena fundamental entre as famlias DTL e HTL?__________________________________________________________________

__________________________________________________________________

__________________________________________________________________

12. Cite as vantagens e desvantagens dos circuitos lgicos da famlia HTL.__________________________________________________________________

__________________________________________________________________

__________________________________________________________________

Ensaios

Situao-problema 9Desenvolver um circuito eletrnico com trs entradas e uma sada que ir acionar umdispositivo optoeletrnico quando estiver em nvel lgico 0.

Esse circuito dever desempenhar a funo de uma porta E utilizando diodos eresistores.



Conveno Tenso nvel lgico 1: de 3 a 5VCC Tenso nvel lgico 0: de 0 a 0,7VCC

Material necessrio GRD (gerador e receptor de sinais digitais) Multmetro Placa de contato Fonte de alimentao Leds Resistores Diodos Cabos de ligao

Procedimento

1. Desenhe o esquema eletrnico do circuito de acordo com a situao-problemaproposta.



2. Dimensione os componentes de acordo com a tenso disponvel e ascaractersticas da carga. Consulte os manuais dos fabricantes e especifique abaixoos componentes e seus respectivos valores.

3. Construa a tabela-verdade para as possveis combinaes de entrada.

4. Monte o circuito e simule cada combinao de entrada definida no passo anterior.Mea e registre as tenses nas entradas e na sada do circuito.

5. Simule uma condio indefinida nas entradas e deixe-as em aberto. Mea eregistre a tenso nas entradas e na sada do circuito.



Situao-problema 10Desenvolver um circuito eletrnico utilizando diodos e resistores que desempenhem afuno de uma porta lgica OU.

O circuito dever possuir trs entradas e uma nica sada que acionar um dispositivooptoeletrnico quando estiver em nvel lgico 1.

Conveno Tenso nvel lgico 1: de 3 a 5VCC Tenso nvel lgico 0: de 0 a 0,7VCC

Material necessrio GRD (gerador e receptor de sinais digitais) Multmetro Placa de contato Resistores Diodos Leds Fios de conexo

Procedimento




Situao-problema 11Desenvolver um circuito de alarme, com duas entradas, para ser instalado em portasde automvel. Ao abrir qualquer uma das portas, o sensor ali existente deve detectar onvel 0 (zero) e disparar o alarme com nvel 1.

O circuito dever ser construdo com componentes discretos (diodos, resistores etransistores).

Conveno Tenso nvel lgico 1: de 3 a 5VCC Tenso nvel lgico 0: de 0 a 0,7VCC Alarme (led): nvel 1

Material necessrio GRD (gerador e receptor de sinais digitais) Multmetro Placa de contato Resistores Diodos Leds Fios para conexo

Procedimento




Situao-problema 12Desenvolver um sistema de segurana para partida de uma caldeira de vapor.

A caldeira entrar em funcionamento quando ocorrerem as seguintes condies: onvel dgua no tubulo for superior a 50%; a presso do leo combustvel foradequada; houver chama-piloto; a purga for efetuada. Haver uma parada imediata dacaldeira se uma dessas variveis deixar de existir.

O circuito eletrnico dever ser montado com portas lgicas NO E de duas entradasmonitoradas por leds.

Conveno Tenso nvel lgico 0: de 0 a 0,5VCC Tenso nvel lgico 1: de 3 a 5VCC Variveis de entrada: nvel lgico 1 Condio normal de operao: nvel lgico 1 na sada.

Material necessrio Fonte de alimentao Multmetro eletrnico Osciloscpio GRD (gerador e receptor de sinais digitais) Resistores Circuitos integrados SSI Leds Gerador de funes

Procedimento

1. Faa a tabulao das combinaes possveis das entradas e sada do circuito.



2. Determine a expresso booleana que resolva a situao proposta.

S = ______________________________________________________________

3. Faa o esquema eletrnico que resolva a situao proposta.

4. Dimensione e relacione os componentes necessrios de acordo com as tensesdisponveis e as caractersticas da carga. Consulte o manual do fabricante.



5. Mea as tenses nas entradas e sadas para cada uma das combinaes deentrada. Faa uma tabela com as medidas.

6. Com a sonda de nveis lgicos determine e registre os nveis lgicos das entradase sadas das combinaes possveis.

7. Mea e registre a corrente ICC. Compare-a com os valores do manual do fabricante.

8. Calcule e registre o valor aproximado da potncia em cada porta lgica.



9. Conecte o gerador de funes em uma das entradas. Determine com oosciloscpio a relao de fase com o sinal de sada para uma freqncia deentrada de 1kHz e registre-a graficamente.

10. Supondo que uma das entradas assumiu uma condio indefinida, ficandodesconectada, determine e registre a tenso dessa entrada e da sada do circuito.



Famlias lgicas TTL

Os Cls das famlias lgicas TTL utilizam transistores multiemissores na entrada, do queresulta maior velocidade de comutao em relao aos demais.

A porta NO E o bloco principal dessa famlia lgica. a partir dessa porta que sedesenvolvem todas as suas funes lgicas. Veja circuito a seguir.

Funcionamento do circuito bsicoA tabela a seguir mostra como funciona o circuito bsico. Observe, na tabela,todas as combinaes possveis nas entradas A e B e as respectivas condiesde sada.

A B V1 V2 V3 V4 S N.lgico2,0V0,8V2,0V0,8V

2,0V2,0V0,8V0,8V

cortadosaturadosaturadosaturado

saturadocortadocortadocortado

saturadocortadocortadocortado

cortadosaturadosaturadosaturado

0,4V2,4V2,4V2,4V

0111

Circuitos de sada da famlia TTLQuanto estrutura do circuito de sada, os Cls TTL so classificados em: Sada totem-pole Sada de trs estados Sada coletor aberto



Sada totem-poleGeralmente esse tipo de circuito constitudo por quatro transistores com acoplamentodireto entre si; a sada totem-pole formada por dois transistores (V3 e V4), um diodo(V1) e um resistor (R4). Veja figura a seguir.

Sada de trs estadosA sada de trs estados ocorre quando os dois transistores da sada totem-pole (V3 eV4) so levados ao ponto de corte; desse modo, a sada no pode assumir nem oestado lgico 1 nem o estado lgico 0, ficando em alta impedncia (Hz). Observe oesquema abaixo.



O seguinte circuito mostra uma porta NO E com sada de trs estados.

Nesse circuito, quando saturado, o transistor V5 drena a corrente de R3 para massa,fazendo V3 e V4 entrarem em corte. Desse modo, a sada fica em alta impedncia. Nabase de V5 est a indicao EN (enable, se traduz por habilitar). Quando em nvel 0,essa entrada habilita a sada.

ObservaoAlguns CIs tm o tri-state ativo em zero e sua entrada indicada pela letra D (disablese traduz desabilitar). Quando em nvel 0, essa entrada desabilita a sada.

Sada coletor aberto:Nos blocos lgicos em coletor aberto, o resistor ligado externamente. Observe aseguir a ligao de portas NO E coletor aberto.



Esse tipo de ligao, conhecido como wire-and, permite que, se qualquer das sadasligadas no ponto Y for para 0, o resultado ser igual a 0.

ParmetrosOs parmetros mais importantes da famlia TTL so os seguintes: VIL: a tenso de entrada interpretada pelo Cl como nvel lgico 0 (VIL 0,8V); VIH: a tenso de entrada interpretada pelo Cl como nvel lgico 1 (VIH 2,0V); VOL: a tenso de sada no estado lgico 0 (VOL 0,4V); VOH: a tenso de sada no estado lgico 1 (VOH 2,4V); IIL: a corrente drenada pela porta quando qualquer uma de suas entradas estiver

em nvel lgico 0; IIH: a corrente drenada pela porta quando ela est em nvel lgico 1; IOL: a corrente mxima drenada pela sada, quando em nvel lgico 0, sem que

haja degradao do nvel lgico; IOH: a corrente mxima fornecida pela porta quando em nvel lgico 1, sem que

ocorra a degradao do nvel lgico.

Subfamlias TTLApresentamos a seguir as subfamlias TTL e suas respectivas caractersticas: Standard (padro) = 7400

- grande variedade de funes lgicas;- baixo custo do Cl;- fan-out = 10;- Tp = 10ns;- Pd = 10mW;- fmx = 35MHz.

Low power (L) - baixa potncia = 74L00- Mais baixo consumo de potncia dentre todas as subfamlias;- baixa velocidade de propagao (33ns);- Pd = 1mW- fmx = 3MHz

Hig-power (H) - alta potncia = 74H00- alta velocidade de propagao (6ns)- fan-out = 10- fan-in em torno de 1,3- Pd = 22mW- fmx = 50MHz



Schottky (S) - tipo schottky = 74S00- boa relao velocidade/potncia;- consumo duas vezes maior que o da verso standard;- velocidade de propagao 3,5 vezes maior que a da verso standard;- Pd = 19mW- fmx = 125MHz

Low power Schottky (LS) - baixa potncia: tipo schottky = 74LS00- Tp = 10ns- Pd = 2mW- fmx = 45MHz

Interligao das subfamlias TTLA tabela abaixo a compatibilidade que existe, entre as diversas subfamlias; apresentatambm o nmero mximo de entradas que podem ser interligadas s sadas.

Tenso de entrada Diodos Tenso de sada N. lgicoLinhas da tabela-verdade

A B V1 V2 VS S

1 0V 0V Corta Corta 0V 02 0V +VCC Corta Conduz VCC - 0,6V 13 +VCC 0V Conduz Corta VCC - 0,6V 14 +VCC +VCC Conduz Conduz VCC - 0,6V 1

Exerccios

13. Responda:a. Que nvel a entrada de um bloco lgico TTL apresenta quando aberta?

_______________________________________________________________

_______________________________________________________________

b. Qual a porta lgica bsica da famlia TTL?_______________________________________________________________

_______________________________________________________________

c. Que tenso alimenta um bloco lgico TTL?_______________________________________________________________

_______________________________________________________________



d. Que significam os parmetros VIL, VOH, IIH e IOL?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

e. Que fan-out e por que importante conhec-lo?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

f. Quais so os nveis de rudo da famlia TTL?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

g. Em que nvel a dissipao de potncia maior: em nvel 1 ou em nvel 0?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

h. Como se classificam os Cls TTL quanto estrutura do circuito de sada?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

i. Qual a caracterstica da sada tipo coletor aberto?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

j. Qual a principal caracterstica da sada tipo totem-pole?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________



k. Onde so empregados Cls com sadas de trs estados?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

14. Relacione o cdigo do fabricante com o nome da subfamlia TTL?a. 74LS00 ( ) baixa potncia (low-power)b. 7400 ( ) tipo schottkyc. 74L00 ( ) padro (standard)d. 74S00 ( ) alta potncia (high-power)e. 74H00 ( ) baixa potncia tipo schottky (low-power schottky)

Situao-problema 13Desenvolver um circuito eletrnico que funcione como sistema de segurana paramotocicletas. A partida da moto s ocorrer quando o descanso lateral estiverrecolhido e o cmbio de marchas, em ponto morto.

O circuito eletrnico dever ser montado com portas lgicas NO E de duas entradasmonitoradas por leds.

Conveno Tenso nvel lgico 0: de 0 a 0,5VCC Tenso nvel lgico 1: de 3 a 5VCC Descanso lateral recolhido: nvel 1 Cmbio em ponto morto: nvel 1 Partida: nvel 1.

Material necessrio Osciloscpio GRD (gerador e receptor de sinais digitais) Sonda de nveis lgicos Placa de contatos Resistores Circuitos integrados TTL (SSI) Led Gerador de funes



Procedimento

1. Faa uma tabulao das possveis combinaes nas entradas e na sada docircuito.


S = ____________________________________________________

3. Faa o esquema eletrnico que resolva a situao proposta.

4. Dimensione e relacione os componentes a serem utilizados de acordo com astenses disponveis e as caractersticas da carga. Consulte o manual do fabricante.



5. Mea as tenses nas entradas e sadas para cada uma das combinaes deentrada. Faa uma tabela com as medidas obtidas.

6. Conecte o gerador de funes em uma das entradas. Determine com oosciloscpio a relao de fase com o sinal de sada para a freqncia de entradade 1kHz e registre-a graficamente.

7. Que diferena existe entre o sinal de entrada e o de sada? Justifique.

Situao-problema 14Um sistema eletrnico de segurana danificado requer a substituio de um Cl 7400.

Antes, porm, de proceder troca, convm verificar as condies de funcionamento doCl retirado no almoxarifado e comparar suas especificaes com os parmetrosindicados pelo fabricante.



necessrio levar em conta que uma das portas do Cl excitar duas entradas TTL e aoutra excitar seis entradas. Todas as entradas pertencem subfamlia standard.

Conveno Freqncia de operao do circuito: 5MHz Tenso de entrada para nvel lgico 1: de 2 a 5VCC Tenso de entrada para nvel lgico 0: de 0 a 0,7VCC

Material necessrio Fonte de alimentao Multmetro eletrnico Osciloscpio GRD (gerador e receptor de sinais digitais) Gerador de funes Circuitos integrados TTL (SSI) Trimpots multivoltas Resistores

Procedimento

1. Desenhe o circuito eletrnico que resolva a situao proposta, simulando as cargasTTL com resistores e trimpots.

2. Dimensione e relacione os componentes envolvidos de acordo com a tenso dealimentao, as caractersticas da carga e o tempo de propagao. Consulte omanual do fabricante.



3. Conecte as entradas dos circuitos ao gerador de funes (5MHz). Com o auxlio doosciloscpio determine os valores aproximados para os parmetros TPHL e TPLH.Preencha o quadro abaixo e compare os valores medidos com os especificadospelo fabricante.

Sada conectadaa duas entradas

Sada conectadaa seis entradas

Especificaodo fabricante

TPHL

TPLH.

4. Aplique nas entradas dos circuitos os nveis de tenso nas condies mais crticasespecificadas pelo fabricante. Verifique e registre as condies de sada.

VOL da sada conectadaa duas entradas

VOL da sada conectadaa seis entradas

VOL especificadopelo fabricante

VIH =

VOH da sada conectadaa duas entradas

VOH da sada conectadaa seis entradas

VOH especificadopelo fabricante

VIL =

5. Analise os resultados das medies efetuadas no item 4 e registre suas condies.



6. Aplique os nveis de tenso nas condies mais crticas especificadas pelofabricante. Verifique e registre as correntes de entrada.

IIH de uma das entradasdo grupo de duas

IIH de uma das entradasdo grupo de seis

IIH especificadopelo fabricante

VCC =

VIH =

IIL de uma das entradasdo grupo de duas

IIL de uma das entradasdo grupo de seis

IIL especificadopelo fabricante

VCC =

VIL =

7. Analise o resultado das medies efetuadas no item 6 e registre suas concluses.

Famlias lgicas MOS

A famlia MOS composta por circuitos integrados formados a partir de transistores deefeito de campo com porta isolada (MOSFET).

Caractersticas: Facilidade de construo em escala integrada devido ao seu tamanho reduzido; Baixa dissipao de potncia em funo da alta integrao do circuito; Alta imunidade a rudos; Fan-out maior que 20; Elevado tempo de propagao (300 ns).



ClassificaoOs circuitos lgicos da famlia MOS classificam-se de acordo com o tipo de transistorutilizado no circuito. Assim, temos: P-MOS: circuitos integrados formados por MOSFET canal P; N-MOS: circuitos integrados formados por MOSFET canal N; C-MOS: circuitos integrados formados a partir da combinao de dispositivos P-

MOS e N-MOS em uma mesma estrutura.

Circuitos P-MOSObserve no diagrama a seguir o circuito eletrnico bsico de uma porta inversora comtransistores P-MOS.

FuncionamentoObserve na tabela a seguir as possveis combinaes de entrada e sada.

E V1 V2 Y N. lgico

OV

-VDD

Saturado

saturado

Cortado

conduzindo

-VDD

0V

1

0



Circuitos N-MOSA figura a seguir mostra o circuito eletrnico de uma porta NO OU com transistoresN-MOS.

Funcionamento dado pelas combinaes possveis de entradas e sadas mostradas na tabelaabaixo.

A B V1 V2 V3 Y N.lgico

OV

OV

+VDD

+ VDD

OV

+VDD

OV

+VDD

cortado

cortado

saturado

saturado

cortado

saturado

cortado

saturado

conduzindo

conduzindo

conduzindo

conduzindo

+VDD

OV

OV

OV

1

0

0

0

Circuitos C-MOSA famlia C-MOS constituda por uma combinao de dispositivos MOS canal N ecanal P num mesmo substrato.



Caractersticas Reduzida dissipao de potncia em torno de 2,5mW por porta; Alta impedncia de entrada: cerca de 1012; Alta imunidade a rudos; Fan-out maior que 50; Alimentao na faixa entre 3 e 15V; Parcial compatibilidade com dispositivos bipolares desde que utilizados com uma

nica alimentao positiva de 5V; Elevado tempo de propagao (60ns) em comparao com outras famlias.

Circuito bsicoO diagrama abaixo mostra um circuito inversor que utiliza tecnologia C-MOS.

FuncionamentoCom a entrada levada a nvel lgico 0, o MOSFET canal P entra em conduo e asada vai para nvel 1. Enquanto isso, o MOSFET canal N ficar com a resistnciamuito alta entre o dreno e a fonte, funcionando como uma chave aberta.

Se a entrada for levada a nvel lgico 1 (+ VCC), o MOSFET canal N entra emconduo e a sada estar em nvel 0. Por outro lado, o MOSFET canal Papresentar uma resistncia muito alta entre o dreno e a fonte, funcionando comouma chave aberta.



Blocos lgicosOs principais blocos lgicos da famlia C-MOS so as portas NO OU e NO E.

Porta NO OU: num circuito da porta NO OU C-MOS, V1 e V2 so transistoresMOSFET canal N e V3 e V4 so transistores MOSFET canal P. Veja a figura aseguir.

Observe na tabela a seguir o funcionamento deste tipo de circuito.

A B V1 V2 V3 V4 Y N.lgico

0V

0V

+VDD

+ VDD

0V

+VDD

0V

+VDD

cortado

cortado

saturado

saturado

cortado

saturado

cortado

saturado

saturado

cortado

saturado

cortado

saturado

saturado

cortado

cortado

+VDD

0V

0V

0V

1

0

0

0



Porta NO E: o diagrama abaixo mostra uma porta NO E C-MOS.

A tabela abaixo mostra o funcionamento do circuito.


0V

0V

+VDD

+ VDD

0V

+VDD

0V

+VDD

cortado

cortado

saturado

saturado

cortado

cortado

saturado

saturado

saturado

cortado

saturado

cortado

saturado

saturado

cortado

cortado

+VDD

+VDD

+VDD

0V

1

1

1

0

Comparao entre TTL e C-MOSAs principais diferenas entre as famlias TTL e C-MOS so mostradas na tabelaabaixo.

Parmetro TTL C-MOSAlimentao 5VCC + 5% 3 a 15V

Dissipao. de potncia 10mW 10nWTempo de propagao 10ns Varivel (>TTL)

Margem de rudo 0,4V 45% de VCC

Fan-out tpico 10 Infinito (limitado p/ velocidade decomutao



Interface TTL/C-MOS e C-MOS/TTLQuando preciso interligar os circuitos das famlias TTL e C-MOS devemos consideraras seguintes situaes: Sada TTL/entrada C-MOS com alimentao de 5V; Sada TTL/entrada C-MOS com alimentao de 10V; Sada C-MOS/entrada TTL.

Exerccios

15. Responda:a. Quais so as principais caractersticas da famlia lgica MOS?

_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

b. De que so constitudos os dispositivos da famlia C-MOS?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

c. Por que os dispositivos C-MOS apresentam alta impedncia de entrada?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

d. Cite ao menos cinco caractersticas da famlia C-MOS._______________________________________________________________

_______________________________________________________________

_______________________________________________________________

e. Cite uma vantagem e uma desvantagem do emprego de Cls da famlia C-MOSem relao TTL._______________________________________________________________

_______________________________________________________________

_______________________________________________________________



f. No caso de uma interligao sada TTL/entrada C-MOS com alimentao de5V, que necessrio acrescentar ao circuito para o nvel lgico 1 e por qu?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

16. Estude o circuito tpico de uma porta NO OU da famlia C-MOS e preencha atabela de funcionamento abaixo.


0V 0V

0V +VDD

+VDD 0V

+VDD +VDD



17. Analise o circuito e preencha as tabelas a seguir.

Entrada em nvel 0

Causa Efeito

E em nvel 0 V1 irVGS1 =

Como a fonte de V2 conectada a VDD VGS2 =

VGS2 = V2 ir

V2 em A tenso de sada ser igual a

Entrada em nvel 1

Causa Efeito

E em nvel 1 V1 ir

Como VGS2 = 0 V2 ir

V2 em A tenso de sada ser igual a



18. Responda:a. Por que os transistores MOSFET funcionam como interruptores quase

perfeitos?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

b. Cite no mnimo trs caractersticas da famlia MOS._______________________________________________________________

_______________________________________________________________

_______________________________________________________________

c. Como se classificam os circuitos lgicos da famlia MOS?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

d. Por que os dispositivos P-MOS apresentam uma rea maior que os N-MOS?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

e. Como V1 se comporta num circuito de porta inversora com os transistores P-MOS?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

f. Quais so as vantagens dos dispositivos N-MOS em relao as P-MOS?_______________________________________________________________

_______________________________________________________________

_______________________________________________________________

Situao-problema 15Desenvolver um circuito eletrnico capaz de detectar a no-coincidncia de nveislgicos enviados por dois sensores. Quando o evento no-coincidncia ocorrer nasentradas do circuito, a sua sada dever excitar um dispositivo eletromecnico.



Conveno Tenso nvel lgico 0: de 0 a 2VCC Tenso nvel lgico 1: de 8 a 12VCC Situao no-coincidncia: entradas em 0 e 1 ou 1 e 0 Entradas no-coincidentes: sada em nvel 1 Entradas coincidentes: sada em nvel 0 Dispositivo eletromecnico: rel O circuito dever ser montado a partir de portas lgicas NO E.

Material necessrio Fonte de tenso Multmetro Osciloscpio GRD (gerador e receptor de sinais digitais) Sonda de nveis lgicos Resistores Circuitos integrados C-MOS (SSI) Led

Procedimento





3. Trace o diagrama do circuito.

4. Dimensione e relacione os componentes envolvidos de acordo com as tensesdisponveis e as caractersticas da carga. Consulte o manual do fabricante.



5. Faa uma tabulao das tenses e dos nveis lgicos ao longo do circuito paracada uma das combinaes de entrada.

6. Conecte um gerador de funo em uma das entradas e determine graficamentecom o osciloscpio o tempo de propagao entre uma das entradas e a sada.

Situao-problema 16Desenvolver um sistema de segurana a ser instalado numa guilhotina eltrica paraevitar acidentes. Para tanto, foram instaladas duas botoeiras, em extremidadesopostas, fora da regio de corte.

O equipamento s poder ser acionado quando ambas as botoeiras estiverem sendopressionadas. A sada do circuito dever ser monitorada por um dispositivo ptico.



Conveno Tenso nvel lgico 0: de 0 a 2VCC Tenso nvel lgico 1: de 8 a 12VCC Botoeira NA Dispositivo ptico: lmpada 12V/100mA O circuito dever ser desenvolvido a partir de portas lgicas NO OU.

Material necessrio Fonte de tenso Multmetro Osciloscpio GRD (gerador e receptor de sinais digitais) Placa de contatos Sonda de nveis lgicos Resistores Circuitos integrados C-MOS (SSI)

Procedimento


2. Determine a expresso booleana que resolva a situao problema proposta.



3. Trace o diagrama esquemtico do circuito.


5. Mea as tenses e os nveis lgicos nas entradas e nas sadas de cada portalgica para cada combinao de entrada.



6. Registre graficamente a relao de fase e os nveis de tenso entre uma dasentradas e a sada do circuito.

7. Determine o tempo de propagao entre uma das entradas e a sada.

Situao-problema 17Em uma sala de controle chega um barramento com cinco linhas sendo: quatro linhasde tenses lgicas em nvel C-MOS e uma massa.

Desenvolver um circuito que dever habilitar ou desabilitar essas linhas por meio deum sinal de controle.

Como caractersticas principais, o circuito dever apresentar uma impedncia deentrada de 1012 com baixssimo consumo, e a sada dever excitar quatro entradasde Cls do tipo TTL 74LS.



Conveno Sinal de controle em nvel 1: linha de dados habilitada Sinal de controle em nvel 0: sada do circuito em nvel 1 Tenso para nvel 0: 0 a 0,8VCC Tenso para nvel 1: 2,4 a 5VCC

Material necessrio Fonte de tenso Multmetro Osciloscpio GRD (gerador e receptor de sinais digitais) Placa de contatos Resistores Circuitos integrados C-MOS e TTL (SSI)

Procedimento

1. Escolha pelo manual do fabricante um Cl que resolva a situao-problema.

Cl = _____________________________________________________

2. Transcreva do manual do fabricante a tabela de funes do Cl.

3. Trace o diagrama esquemtico do circuito.




5. Conecte a sada de pulsos do GRD entrada de dados do circuito. Habilite aentrada de dados atravs do terminal de controle.

6. Registre graficamente a relao de fase entre a entrada e a sada, juntamente comos nveis de tenso.

7. Conecte a sada do circuito s quatro entradas TTL/LS. Habilite a entrada de dadosatravs do terminal de controle e verifique o funcionamento do circuito.



Referncias bibliogrficas

SENAI-SP. DMD. Circuitos lgicos digitais - Ensaios. Por Moema de Castro Oliveira.So Paulo, 1991. (Reparador de equipamentos eletrnicos III).

46.15.13.923-6

Aprendizagem industrialReparador de equipamentos eletrnicos IIICircuitos lgicos digitais - Ensaios

Sistemas de numerao e cdigos binriosPortas lgicas bsicasPortas lgicas derivadasCircuitos combinatriosFamlias lgicasDisplayCodificador e decodificadorSomador e substrator binriosComparadores de magnitudeCircuitos biestveis lgicosContadoresCircuitos de tempo ClCircuitos de comutao aleatria e seqencialConversor digital-analgico e conversor analgico-digitalOperaes aritmticas e lgicas entre palavras binrias

familias logicas

Documents