exercícios complementares sobre circuitos combinatórios ... jmf/sd0102/downloads/ec-comb1.pdf0 0...

Download Exercícios complementares sobre circuitos combinatórios ... jmf/sd0102/downloads/ec-comb1.pdf0 0 0…

Post on 27-Mar-2019

213 views

Category:

Documents

0 download

Embed Size (px)

TRANSCRIPT

EIC1205 Sistemas Digitais Alguns exerccios sobre circuitos combinatrios (mapas-K)

J. M. Martins Ferreira (FEUP / DEEC)

Exerccios complementares sobre circuitos combinatrios (mapas-K)

1. Explique de forma sucinta porque que o agrupamento de clulas nos mapas de

Karnaugh permite simplificar a implementao de funes lgicas.

2. Esclarea de forma sumria porque que a existncia de combinaes de

entrada para as quais a sada de uma funo no se encontra definida (dont

care) pode conduzir a simplificaes na respectiva implementao.

3. Comente a seguinte afirmao: O recurso a mapas de Karnaugh permite

sempre a obteno de uma expresso simplificada para a funo lgica

considerada, uma vez que garante que o nmero de termos de produto

necessrios sua representao nunca ser superior a metade do nmero de

combinaes de entrada possveis.

4. Determine a menor expresso de soma de produtos que representa um circuito

detector de nmeros primos entre 1 e 15 (inclusive).

5. Recorrendo a um mapa de Karnaugh, obtenha a soma de produtos simplificada

para a funo lgica ABCD(0,1,7,8,9,10,11,15).

6. Pretende-se desenvolver um circuito que indique quando o equivalente decimal

da palavra de entrada (em 4 bits) for menor que 2 ou maior que 9. Recorrendo

a um mapa de Karnaugh, obtenha a expresso simplificada para a sada

pretendida.

7. Determine a menor expresso de soma de produtos que representa um circuito

detector que compare duas entradas com dois bits cada, e cuja sada deve ir a

1 quando as entradas apresentarem combinaes diferentes.

8. Pretende-se implementar o circuito combinatrio cuja tabela de verdade est

apresentada a seguir:

E2 E1 E0 S1 S0 Nota:

0 0 0 0 0 tpLH: tempo de propagao quando a sada

X X 1 0 1 passa de L para H

X 1 0 1 0 tpHL: tempo de propagao quando a sada

1 0 0 1 1 passa de H para L

a) Recorrendo a mapas de Karnaugh, obtenha as expresses simplificadas

para as funes S1 e S0 e apresente o respectivo diagrama lgico.

EIC1205 Sistemas Digitais Alguns exerccios sobre circuitos combinatrios (mapas-K)

J. M. Martins Ferreira (FEUP / DEEC)

b) Assumindo que os tempos de propagao mximos so tpLH = 8 ns e tpHL =

11 ns, para qualquer porta lgica, determine qual o mximo tempo de

propagao que pode ocorrer na soluo apresentada, ilustrando esta

situao atravs de uma transio adequada nas entradas.

9. Considere a tabela de verdade e o quadro com tempos de propagao

apresentados a seguir:

I3 I2 I1 I0 S1 S0 Tempo de propagao [ns] 1 X X X 1 1 74LS Tpico Mximo 0 1 X X 1 0 tpLH tpHL tpLH tpHL 0 0 1 X 0 1 04 (NOT) 9 10 15 15 0 0 0 1 0 0 08 (AND) 8 10 15 20 0 0 0 0 0 0 32 (OR) 14 14 22 22

a) Recorrendo a mapas de Karnaugh, obtenha as expresses simplificadas

para as funes S1 e S0 e apresente uma implementao com portas NOT,

AND e OR.

b) Recorrendo a multiplexadores de 8:1, apresente um circuito que

implemente a funo lgica representada na tabela anterior.

c) Determine qual o mximo tempo de propagao que pode ocorrer na

soluo apresentada, considerando os tempos de propagao referidos

acima (indique qual o percurso que lhe d origem e em que situaes

pode acontecer).

Exerccios complementares sobre circuitos combinatrios (mapas-K)