Exercícios complementares sobre circuitos combinatórios ... jmf/sd0102/downloads/ec-comb1.pdf0 0 0…

Download Exercícios complementares sobre circuitos combinatórios ... jmf/sd0102/downloads/ec-comb1.pdf0 0 0…

Post on 27-Mar-2019

212 views

Category:

Documents

0 download

Embed Size (px)

TRANSCRIPT

<p>EIC1205 Sistemas Digitais Alguns exerccios sobre circuitos combinatrios (mapas-K) </p> <p>J. M. Martins Ferreira (FEUP / DEEC) </p> <p>Exerccios complementares sobre circuitos combinatrios (mapas-K) </p> <p>1. Explique de forma sucinta porque que o agrupamento de clulas nos mapas de </p> <p>Karnaugh permite simplificar a implementao de funes lgicas. </p> <p>2. Esclarea de forma sumria porque que a existncia de combinaes de </p> <p>entrada para as quais a sada de uma funo no se encontra definida (dont </p> <p>care) pode conduzir a simplificaes na respectiva implementao. </p> <p>3. Comente a seguinte afirmao: O recurso a mapas de Karnaugh permite </p> <p>sempre a obteno de uma expresso simplificada para a funo lgica </p> <p>considerada, uma vez que garante que o nmero de termos de produto </p> <p>necessrios sua representao nunca ser superior a metade do nmero de </p> <p>combinaes de entrada possveis. </p> <p>4. Determine a menor expresso de soma de produtos que representa um circuito </p> <p>detector de nmeros primos entre 1 e 15 (inclusive). </p> <p>5. Recorrendo a um mapa de Karnaugh, obtenha a soma de produtos simplificada </p> <p>para a funo lgica ABCD(0,1,7,8,9,10,11,15). </p> <p>6. Pretende-se desenvolver um circuito que indique quando o equivalente decimal </p> <p>da palavra de entrada (em 4 bits) for menor que 2 ou maior que 9. Recorrendo </p> <p>a um mapa de Karnaugh, obtenha a expresso simplificada para a sada </p> <p>pretendida. </p> <p>7. Determine a menor expresso de soma de produtos que representa um circuito </p> <p>detector que compare duas entradas com dois bits cada, e cuja sada deve ir a </p> <p>1 quando as entradas apresentarem combinaes diferentes. </p> <p>8. Pretende-se implementar o circuito combinatrio cuja tabela de verdade est </p> <p>apresentada a seguir: </p> <p> E2 E1 E0 S1 S0 Nota: </p> <p>0 0 0 0 0 tpLH: tempo de propagao quando a sada </p> <p>X X 1 0 1 passa de L para H </p> <p>X 1 0 1 0 tpHL: tempo de propagao quando a sada </p> <p>1 0 0 1 1 passa de H para L </p> <p>a) Recorrendo a mapas de Karnaugh, obtenha as expresses simplificadas </p> <p>para as funes S1 e S0 e apresente o respectivo diagrama lgico. </p> <p>EIC1205 Sistemas Digitais Alguns exerccios sobre circuitos combinatrios (mapas-K) </p> <p>J. M. Martins Ferreira (FEUP / DEEC) </p> <p>b) Assumindo que os tempos de propagao mximos so tpLH = 8 ns e tpHL = </p> <p>11 ns, para qualquer porta lgica, determine qual o mximo tempo de </p> <p>propagao que pode ocorrer na soluo apresentada, ilustrando esta </p> <p>situao atravs de uma transio adequada nas entradas. </p> <p>9. Considere a tabela de verdade e o quadro com tempos de propagao </p> <p>apresentados a seguir: </p> <p> I3 I2 I1 I0 S1 S0 Tempo de propagao [ns] 1 X X X 1 1 74LS Tpico Mximo 0 1 X X 1 0 tpLH tpHL tpLH tpHL 0 0 1 X 0 1 04 (NOT) 9 10 15 15 0 0 0 1 0 0 08 (AND) 8 10 15 20 0 0 0 0 0 0 32 (OR) 14 14 22 22 </p> <p>a) Recorrendo a mapas de Karnaugh, obtenha as expresses simplificadas </p> <p>para as funes S1 e S0 e apresente uma implementao com portas NOT, </p> <p>AND e OR. </p> <p>b) Recorrendo a multiplexadores de 8:1, apresente um circuito que </p> <p>implemente a funo lgica representada na tabela anterior. </p> <p>c) Determine qual o mximo tempo de propagao que pode ocorrer na </p> <p>soluo apresentada, considerando os tempos de propagao referidos </p> <p>acima (indique qual o percurso que lhe d origem e em que situaes </p> <p>pode acontecer). </p> <p>Exerccios complementares sobre circuitos combinatrios (mapas-K)</p>