engenharia de sistemas embarcados 2006.2 aula 7: analisador lógico

Engenharia de Sistemas Embarcados 2006.2Aula 7: Analisador Lógico

2006.2 Engenharia de Sistemas Embarcados 2

Analisador Lógico


Analisador Lógico

•Analisador lógico é equipamento de teste de propósito geral

•Provê debug/validação para sistemas digitais

•É conectado ao sistema através de pontas de provas


A Ponta de Prova

• Proporciona conexão elétrica entre o sistema e o analisador

• Proporciona conexão mecânica do sistema para o analisador

• Ambos são fatores importantes na seleção da ponta de prova


Quando Usar um Osciloscópio?

• Quando se precisa ver pequenas excursões de sinal

• Quando se precisa de alta precisão no intervalo de tempo


Quando Utilizar um Analisador Lógico?

• Quando se deseja visualizar vários sinais simultaneamente

• Quando se deseja disparar em um determinado padrão de várias linhas de sinais e visualizar o resultado


Analisador Lógico

• Ferramenta poderosa para análise de sinais digitais

• Dois modos de operação– Temporização– Estado


Modo de Operação

• Temporização– Utiliza clock interno de alta velocidade– Permite visualizar cada um dos sinais nos pinos do

circuito– Interessante para o engenheiro de hardware

• Estado– Utilizado para se capturar o estado do processador– Objetivo é visualizar os dados que fornecem

informações relevantes para o processador– Informação de temporização é perdida


Modo de Temporização

• Semelhante a u osciloscópio


Amostragem por Detecção de Transição


Detecção de Glitches


Padrão de Disparo

O1O1O1O1


Padrão de Disparo


Analisador de Estado

• Estado– É uma amostra de linha ou barramento quando o

dado é válido



• Analisador de Temporização verificar quando as coisas acontecem em um barramento– Clock interno

• Analisador de Estado verificar o que acontece em um barramento– Clock do sistema



Pacote de Disassemblers


Seqüência de Níveis

• Ajuda a qualificar dados de maneira mais precisa do que com um único ponto de disparo

• Úteis para se achar subrotinas


Analisar Lógico Embarcado


Analisador Chip Scope

• Suporta análise lógica e análise do barramento do sistema

• Chip Scope Pro Logic Analysis– Definir e modificar condições de disparo em tempo

real– Visualizar dados em forma de onda ou lista

• Chip Scope Pro Bus Analysis– Definir e modificar condições de disparo em tempo

real– Definir transações e filtros de eventos


Analisador Lógico Embarcado Signal TapAnalisador Lógico Embarcado Signal Tap

• ELA – Embedded Logic Analyzer• Customizado para um projeto em particular• Não consome área do FPGA


Getting StartedGetting Started

Projeto Compilado no Quartus


Open a New Signal Tap FileOpen a New Signal Tap File

File -> New -> Other Files -> SignalTap File -> OK


Set Clock

Clique … button next to clock name and use node finder


Gather Signals

Double Click Node Listing and use the Node Finder to add signals


Set Triggers

Enable Trigger for clear pin Set trigger patternDisable Trigger for other pins Select Pre trigger position


Set Hardware

Click Setup Click Add Hardware

Double Click ByteBlasterII


Compile e Programe

Save Signaltap II file and then CompileProgram the FPGA board


Watch SystemPress Play, Hit Clear button to trigger Signal Tap.

engenharia de sistemas embarcados 2006.2 aula 7: analisador lógico

Documents