Download - Circuitos Integrados Digitais ELT017. INVERSOR BICMOS Aula 8 2ELT017 - Circuitos Integrados Digitais
Circuitos Integrados DigitaisELT017
ELT017 - Circuitos Integrados Digitais 2
INVERSOR BICMOSAula 8
ELT017 - Circuitos Integrados Digitais 3
Tecnologia BiCMOS (1) Combinação de um transistores bipolares e CMOS em uma
mesma pastilha. Circuitos BiCMOS resultantes possuem as características:
Baixa potência Alta impedância de entrada Grandes margens de ruído Alta capacidade de corrente de acionamento Alta velocidade de operação
ELT017 - Circuitos Integrados Digitais 4
Tecnologia BiCMOS (2) Embora o CMOS seja praticamente ideal circuitos lógicos,
ele possui baixa capacidade de fornecer corrente. Não é preocupante quando a porta CMOS deve acionar algumas
outras poucas portas CMOS Porém torna-se um problema sério na presença de cargas
capacitivas elevadas (0,5 pF) Necessidade de lidar com tempos de propagação “desastrosos”
Contudo, devido a alta transcondutância, os transistores TBJ são capazes de fornecer correntes de saída maiores Naturalmente possui maior dissipação de potência
ELT017 - Circuitos Integrados Digitais 5
Tecnologia BiCMOS (3) Tecnologia BiCMOS é apropriada para implementação de
circuitos analógicos Torna possível a realização de funções analógicas e digitais
em uma mesma pastilha Surge o SoC – System on a Chip Tecnologia de processamento é mais complexa que CMOS
ELT017 - Circuitos Integrados Digitais 6
O INVERSOR BICMOS
ELT017 - Circuitos Integrados Digitais 7
O inversor BiCMOS (1) Todos os modelos de transistores BiCMOS são baseados no
uso de transistores npn para aumentar a capacidade de corrente do inversor CMOS Cascateamento dos transistores QN e QP com um transistor npn Formam um dispositivo complementar CMOS-TBJ
ELT017 - Circuitos Integrados Digitais 8
O inversor BiCMOS (2) Tais dispositivos compostos retém a característica de alta
impedância de entrada do transistor MOS Apresentam um gm melhorado
Multiplicação do gm MOS pelo β do TBJ
ELT017 - Circuitos Integrados Digitais 9
Operação do inversor BiCMOS (2) Quando vi é baixo
QN quanto Q2 estão cortados QP conduz e fornece corrente para a base de Q1
Elevada corrente de saída carrega a capacitância Pequeno atraso de propagação de baixo-alto, tPLH
Transistor Q1 corta quando vo atinge VDD – VBE1
Logo o nível alto da saída não é VDD
Quando vi é alta QP quanto Q1 estão cortados QN conduz e fornece corrente para a base de Q2
Q2 drena uma alta corrente e descarrega a capacitância Pequeno atraso de propagação de alto-baixo, tPHL
Transistor Q2 corta quando vo atinge VBE2
Logo o nível alto da saída é maior que zero
ELT017 - Circuitos Integrados Digitais 10
Desvantagens do inversor BiCMOS Redução da excursão do sinal lógico de saída
Margens de ruído reduzidas Atrasos de desligamento relativamente longos de Q1 e Q2
Não há caminhos elétricos para escoamento das cargas da base Adiciona-se um resistor na base de cada TBJ
Quando Q1 e Q2 cortam, as cargas armazenadasfluem para o terra através de R1 e R2
A adição de R2 funciona como resistor abaixadore vo tende ao terra, mas com lentidão Tanto R1 quanto R2 drenam correntes das bases de Q1 e Q2, reduzindo a capacidade de transferência decorrente
ELT017 - Circuitos Integrados Digitais 11
Implementação do inversor BiCMOS (1) Na práticas, os dispositivos QNR1 e QNR2 são utilizados para
implementar os resistores R1 e R2
QNR1 e QNR2 são projetados para conduzir apenas quando necessário
ELT017 - Circuitos Integrados Digitais 12
Implementação do inversor BiCMOS (2) R1 está conectado à saída do inversor
Não há mais dissipação de potência estática R1 funciona como resistor levantador, puxando a
saída do nó vo para VDD através de QP, que continua conduzindo depois que Q1 corta
O projeto impede que Q1 e Q2 conduzam simultaneamente Q1 e Q2 nunca saturam
Limitaria a corrente de carga e descarga em βIB
Reduz a velocidade de corte do transistor
ELT017 - Circuitos Integrados Digitais 13
PORTAS LÓGICAS BICMOS
ELT017 - Circuitos Integrados Digitais 14
Portas Lógicas BiCMOS Lógica é realizada pela parte CMOS da porta Circuitos bipolares operam como estágio de saída
Logo o procedimento é o mesmo para a família CMOS NE de duas entradas BiCMOS