digital mestre

MEC - MINISTRIO DA EDUCAO E DO DESPORTO CENTRO FEDERAL DE EDUCAO TECNOLGICA DO PARAN CURSO DE ENGENHARIA ELTRICA ELETROTCNICA DEPARTAMENTO ACADMICO DE ELETROTCNICA

ELETRNICA DIGITAL 1

Curitiba/1999

Eletrnica Digital 1 2

Responsveis pela elaborao da apostila:

GLICCIELMA BUENOISMAEL ERICO MENEGHELLI

LUILTON MARQUES HAMESTERMAURCIO MENDEZ RIBEIRO

RICARDORODRIGO SCHEER VIEIRA

THASA ALINE KIENENMARCEL

THIAGO DA CUNHA MEDEIROS

ELETRNICA DIGITAL 1

Trabalho apresentado disciplina de Eletrnica Digital 1 docurso de Eletrnica do Centro Federalde Educao Tecnolgica do Paran -CEFET-PR. Prof. Kleber.

Curitiba/1999


NDICEINTRODUO ......................................................................................................................................................................... 4

SISTEMAS NUMRICOS ..................................................................................................................................................... 5Cdigos Numricos.............................................................................................................................................................. 7Complemento De 1 .............................................................................................................................................................. 9Complemento De 2 .............................................................................................................................................................. 9

PORTAS LGICAS.............................................................................................................................................................. 10LGEBRA BOOLEANA ..................................................................................................................................................... 15EXPRESSO - TABELA - FUNO.................................................................................................................................. 16

SIMPLIFICAO .................................................................................................................................................................. 21

Propriedade Comutativa: .................................................................................................................................................. 21Propriedade Distributiva: ................................................................................................................................................. 21Teorema de De Morgan..................................................................................................................................................... 21Quadro de Resumo ............................................................................................................................................................ 22MAPAS K.......................................................................................................................................................................... 29

QUINE MC CLNSKEY ........................................................................................................................................................ 35FORMAS CANNICAS....................................................................................................................................................... 38EQUIVALNCIA NE - NOU ............................................................................................................................................... 39

Exerccios gerais - Prova .................................................................................................................................................. 44

CODIFICADORES / DECODIFICADORES....................................................................................................................... 46

1) Codificador Decimal / Binrio...................................................................................................................................... 462) Decodificador Binrio / Decimal .................................................................................................................................. 473) Decodificador 7 segmentos : ......................................................................................................................................... 48

MUX - DEMUX.................................................................................................................................................................... 52

CIRCUITOS ARITMTICOS............................................................................................................................................... 54

1. Meio Somador ............................................................................................................................................................... 542. Somador Completo. ....................................................................................................................................................... 553. Meio Subtrator............................................................................................................................................................... 564. Subtrator Completo ....................................................................................................................................................... 575. Multiplicador 1 bit X 2 bits............................................................................................................................................ 586. Multiplicador 2 bits X 2 bits. ......................................................................................................................................... 59

CIRCUITOS SEQENCIAIS ................................................................................................................................................ 61

CONTADOR ASSNCRONO ....................................................................................................................................................... 63CONTADOR SNCRONO.................................................................................................................................................... 68EXERCCIOS RESOLVIDOS DE FORMA DE ONDA ..................................................................................................................... 74

REFERNCIAS BIBLIOGRFICAS................................................................................................................................... 79


INTRODUO

Nosso objetivo nesse trabalho tem como prioridade apresentar os contedosbsicos de Eletrnica Digital 1, que sero desenvolvidos em aula, de uma forma simples,objetiva e com uma linguagem direta e acessvel, pois como outros ramos de eletrnica, esteno tem muitas referncias bibliogrficas em portugus que venham a facilitar nossa consulta.Dessa maneira desenvolvemos os assuntos, que vo desde Sistemas Numricos passandopor Codificadores/Decodificadores indo at circuitos seqenciais, de uma forma seqencial elgica, de maneira que a consulta, compreenso e aprendizado do leitor seja facilitada aomximo.

Esperamos com este trabalho simplificar e acelerar o aprendizado dos contedosda Disciplina de Eletrnica Digital 1, induzindo a compreenso de vrios elementos utilizadosda eletrnica digital, proporcionando uma acumulao de conhecimentos suficientes para umtimo desenvolvimento dentro da rea de Eletrnica.


SISTEMAS NUMRICOS

Esta seo objetiva estender os conhecimentos de nmeros expressos em uma base numricaconhecida (base decimal: 0, 1, ..., 9) para bases de interesse para sistemas lgicos digitais (2 binria e 16 hexadecimal), assim como possibilitar a representao de qualquer nmero em umadessas bases.

BaseBinria Octal Decimal Hexadecimal

0 0 0 01 1 1 1

2 2 23 3 34 4 45 5 56 6 67 7 7

8 89 9

ABCDEF

Notao Posicional:Todo nmero representado em uma base numrica composto por um ou mais dgitos,

onde, por conveno, o dgito mais a direita o menos significativo e o mais a esquerda o maissignificativo. Isto , cada posio de dgito apresenta um peso diferente. Veja o exemplo:

1996 = 199610 = 1x103 + 9x102 + 9x101 + 6x1001000 + 900 + 9 + 6

Estendendo este conhecimento para as demais bases pode-se realizar a converso dequalquer base para a base decimal, desde que se conhea o valor decimal equivalente ao smboloutilizado na base em questo.

Ex1.:10012 = 10112 = 1x23 + 0x22 + 1x21 + 1x20

= 8 + 0 + 2 + 1 = 1110

Ex2.:7348 = 07348 = 0x83 + 7x82 + 3x81 + 4x80

= 0 + 448 + 24 + 4 = 47610

Eletrnica Digital 1 6Ex3.:

1AC16 = 01ACH = 0x163 + 1x162 + Ax161 + Cx160

0x163 + 1x162 + 10x161 + 12x160 = 0 + 256 + 160 + 12 = 42810

Converso: Base 10 qualquer baseDivide-se o nmero sucessivamente pela base desejada at que o dividendo seja nulo.

O nmero na nova base obtido tomando-se na ordem inversa os restos da diviso, isto , o digitomais significativo o ltimo resto e o menos significativo o primeiro resto.

Ex4.: Converso do nmero 11 para a base 2 (binria)

2115 2

22210

11

0

1

LSB

MSB

fim daconverso

nmero nabase original

base desejada

Ex5.: Converso do nmero 476 para abase 8 (octal)

847659

70

43

7

88

Ex6.: Converso do nmero 428 para abase 16 (hexadecimal)

1642826

10

1210

1

1616

12=C10=A

Obs.: Compare os valores dos exemplos 1, 2 e 3 com os dos exemplos 4, 5 e 6,respectivamente.

Converso de bases: Hexa binriaComo pode ser observado na tabela 1 cada dgito hexadecimal corresponde a um

conjunto de 4 dgitos binrios e vice-versa.a) 1011 = B b)0001 1010 1100 = 1AC

Cdigos Numricos

Cdigo BCD (Binary Coded Decimal)Cada dgito decimal substitudo por um conjunto de 4 dgitos binrios.

BCD Decimal0000 00001 10010 20011 30100 40101 50110 60111 71000 81001 9

Este cdigo utilizado para facilitar a interpretao por parte do usurioem um sistema computacional.

Ex7.: observe que h diferena em representar um numero em cdigo BCD e em convert-losimplesmente para a base 2.

11 = 0001 0001 (Obs.: 11 na base 2 igual a 1011)35 = 0011 0101 (Obs.: 35 na base 2 igual a 100011)

Cdigo BCD excesso-3 utilizado em algumas operaes de aritmtica binria por facilit-la em

algumas situaes. Para codificar um nmero em BCD excesso-3 basta somar 3(0011) ao valor BCD de um dgito decimal.

Ex9.: 78 = 0111 1000 (BCD) = 1010 1011 (BCD excesso-3)

Cdigo GrayUm nmero difere de seu antecessor ou de seu sucessor (nmeros

adjacentes) no valor de apenas um dgito (bit). Este cdigo utilizado para codificarsistemas de posicionamento angular ou linear e a base da construo dos Mapas deKarnaugh, utilizados para a minimizao de funes lgicas.

01

01

00

11

00

00

11

11

01

01

00

11


Operaes Aritmticas no Sistema Binrio.

Nas reas de eletrnica digital e dos microprocessadores, o estudo dasoperaes aritmticas no sistema binrio muito importante pois estas seroutilizadas em circuitos aritmticos.

.1) Adio no Sistema Binrio.

Para efetuarmos a adio no sistema binrio, devemos agir como uma adioconvencional no sistema decimal, lembrando que, no sistema binrio temos apenasdois algarismos. Temos ento:

0 0 1 1+ 0 + 1 +0 +1 0 1 1 10

Convm observar que no sistema decimal 1 + 1 = 2 e no sistema binriorepresentamos o nmero 2 por 10. Pela operao realizada, notamos a regra detransporte para a prxima coluna : 1+1 = 0 e "vai um" .

.2) Subtrao no Sistema Binrio.

O mtodo de resoluo anlogo a uma subtrao no sistema decimal. Temosento:

0 0 1 1 - 0 - 1 - 0 -1 0 1 1 0

Observamos que para o caso 0 - 1, o resultado ser igual a 1, porm haverum transporte para a coluna seguinte que deve ser acumulado no subtraendo e,obviamente, subtrado do minuendo.

.3) Multiplicao nos Sistema Binrio.

Procede-se como em uma multiplicao decimal. Assim sendo temos:

0 x 0 = 00 x 1 = 01 x 0 = 01 x 1 = 1

.4) Notao dos Nmeros Binrios Positivos e Negativos.

A representao de nmeros binrios positivos e negativos pode ser feitautilizando-se os sinais " + " ou " - " respectivamente. Na prtica, porm em hardwaredos sistemas digitais que processam operaes aritmticas, microprocessadores porexemplo, estes sinais no podem ser utilizados, pois tudo deve ser codificador em 0ou 1. Uma forma para representar0 nmeros binrios negativos bastante utilizada nos


sistemas j citados a notao do complemento de 2, mas para entend-la, devemosprimeiramente converter o nmero na notao do complemento de 1, conforme sesegue.

Complemento De 1

A obteno do complemento de 1 de um nmero binrio se d pela troca decada bit do nmero pelo seu inverso ou complemento. Para demonstrar esseprocedimento, vamos obter o complemento de 1 do nmero 10011011. Assim sendo,temos:

Nmero binrio 1 0 0 1 1 0 1 1Complemento de 1 0 1 1 0 0 1 0 0

Complemento De 2

A notao do complemento de 2, como j dissemos, utilizada pararepresentar nmeros binrios negativos. Sua obteno se d somando-se 1 aocomplemento de 1 do nmero binrio inicial. Para exemplificar, vamos representar onmero 11001101 na notao do complemento de 2:

Nmero binrio 1 1 0 0 1 1 0 1Complemento de 1 0 0 1 1 0 0 1 0 + 1Complemento de 2 0 0 1 1 0 0 1 1

Exerccios Resolvidos

1) Represente os seguintes nmeros utilizando a notao do complemento de2:

a) -2710

2710 = 110112

Como nmero negativo achamos o complemento de 2:Nmero binrio = 1 1 0 1 1Complemento de 1 = 0 0 1 0 0Complemento de 2 ( complemento de 1 + 1 ) = 0 0 1 0 1

b) 1010102Primeiro achamos o complemento de 1=0 1 0 1 0 1depois somamos mais um =0 1 0 1 1 0

c) 100101102

Complemento de 1= 01101001 Complemento de 2 = 01101010


Exerccios Propostos:

01) Efetue as seguintes operaes:

a) 10002 + 10012 f) 10110012 - 110112

b) 100012 + 111102 g) 1000002 - 111002

c) 1012 + 1001012 h) 1010112 x 112

d) 11002 - 10102 i) 1001102 x 10102

e) 111102 - 11112 j) 11012 x 110112

02) Fornea o complemento de 2 dos nmeros seguintes :

a) - 10112b) - 1000012c) - 101111012d) - 110101002e) - 0101010101012f) - 10100012g) - 4510h) - 3310i) - 67810j) - 1210k) - 456710l) - 7810

PORTAS LGICAS

NOT (INVERSORA):AS =

Simbologia Militar: Simbologia IEC:

A S A S1

Tabela-verdade:A S0 11 0

DRIVER (REFORADORA):AS =



A S A S1

Tabela-verdade:

A S0 01 1

AND (E):ABS =


A

BS

A

BS&

Tabela-verdade:

A B S0 0 00 1 01 0 01 1 1

NAND (NE):ABS =


A

BS

A

BS&

Tabela-verdade:

A B S0 0 10 1 11 0 11 1 0

OR (OU):BAS +=


A

BS

A

BS1


Tabela-verdade:

A B S0 0 00 1 11 0 11 1 1

NOR (NOU):BAS +=


A

BS

A

BS1

Tabela-verdade:A B S0 0 10 1 01 0 01 1 0

XOR (OU EXCLUSIVO):BAS =


A

BS

A

BS=1

Tabela-verdade:

A B S0 0 00 1 11 0 11 1 0

Observao: a propriedade associativa das funes lgicas AND e ORpossibilita a existncia de portas lgicas com mais de 2 entradas:


A

B1

S1

C

A

B1

C

S

A

B&

S&

C

A

B&

C

S

TRANSFORMAO DE EQUAES EM CIRCUITOS DIGITAIS:Exemplo:

BCAY +=A

Y1B

C&

Tabela-verdade do circuito:A B C BC Y0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 1 1

TRANSFORMAO DE CIRCUITOS EM EQUAES LGICAS:Exemplo:

X

W&Y

Z

1

ZYXY )( +=

Tabela-verdade da equao:X Y Z (X+Y) Z W0 0 0 0 1 00 0 1 0 0 00 1 0 1 1 10 1 1 1 0 01 0 0 1 1 01 0 1 1 0 01 1 0 1 1 11 1 1 1 0 0


Exerccios:

1. Encontre os circuitos digitais correspondentes s seguintes equaeslgicas, levantando as tabelas-verdade correspondentes:a) BAABY +=b) B)C(AY +=c) )()( DCBAY ++=

d) )(.. DBBCABY +=

2. Encontre as equaes lgicas correspondentes aos seguintes circuitosdigitais, levantando as tabelas-verdade correspondentes:

a)R

U=1S

T

1

b)A

S

1

B

C

&

&

&

c)A

Y

&B

C

&

&

1D


d)A

1B

C

&

&

1D

&

LGEBRA BOOLEANA

Todo circuito lgico executa uma expresso booleana, e, por mais complexoque seja, formado pela interligao de portas lgicas bsicas.

Exemplos:

a)

b)

As variveis booleanas, que so representadas atravs de letras, podemassumir apenas dois valores 0 e 1.

Expresso Booleana uma expresso matemtica cujas variveis sobooleanas. Seu resultado assumir apenas dois valores: 0 e 1. Exemplo:

)()( DCCBAS ++=

BA

)()( DCCBA ++

)( DC

C

)(])()[( DCCBABAS +++=


S= A . B ; tanto A como B como S podem assumir os valores 0 ou 1.

EXPRESSO - TABELA - FUNO

Expresso

Todos circuitos lgicos executam uma expresso formada pela ligao dasportas lgicas. Podemos escrever essa expresso atravs de uma simples anlise docircuito, como no exemplo abaixo:

a b c

a.c (a.c) + b

f = (a.c) + b

Na sada da porta E teremos o produto axc. Esta sada ser uma das entradas daporta OU. Na outra entrada da porta OU est a varivel b. Sendo que na sada do circuitotem-se a funo acima.

Exerccios resolvidos:

1) Ache a funo que o circuito executa:

a b c d (a+b)

(a+b) x (c+d)

(c+d)

f = (a+b) x (c+d)

2) Determine a expresso que executa o circuito:

a b c ___ (ac) ___ (ac) + (b.c) ______________ (b.c) ------- [(ac) + (b.c)] + b

______________ -----

f = [(ac) + (b.c)] + b


3) Idem:

a b c _ abc _ (abc) + (ab)

(ab) _ [(abc) + (ab)] . c

_ f = [(abc) + (ab)] . c

Exerccios propostos

Ache a funo que o circuito executa:

1)

a b c

2) a b c

3)


a b c

4) A partir da expresso dada construa o circuito capaz de ger-la:

_________________________a) f = [(b.c) (ac)] . [(ac) . (a+b)

___ ___b) f = [(ab) . (b+c)] (b+c)

Tabela Verdade

Atravs da utilizao da tabela verdade pode-se representar o comportamentodo circuito e de sua expresso caracterstica. Para se extrair a tabela verdade de umcircuito pode-se agir dessa maneira:

1) Monta-se o quadro de possibilidades.2) Monta-se colunas para os membros da expresso.3) Preenche-se as colunas com seus resultados.4) Monta-se a coluna para o resultado final.5) Preenche-se essa coluna com o resultado final.

Exemplo: _ _

f = a + b + abc

A B C1 membro

_a

2 membro

b

Auxiliar_c

3 membro _

a b c

Resultado final

s0 0 0 1 0 1 0 10 0 1 1 0 0 0 10 1 0 1 1 1 0 10 1 1 1 1 0 0 11 0 0 0 0 1 0 01 0 1 0 0 0 0 01 1 0 0 1 1 1 11 1 1 0 1 0 0 1


Tem-se na expresso 3 variveis, logo teremos 23 possibilidades decombinaes.

Na coluna do 1 membro coloca-se o inverso da varivel a. Na coluna do 2membro repetimos a varivel b. Para formarmos a coluna do 3 membro precisamosde uma coluna auxiliar com o inverso da varivel c. Ento escrevemos a coluna do 3membro. Na coluna do resultado final, s escrevemos a soma do 1, 2 e 3 membros.Deve-se ressaltar que no se deve somar os valores das colunas auxiliares.


1) A partir do circuito dado analise seu comportamento atravs da tabela verdade.

a b c (a+b) ___ f = (a+b) (b.c)

___ (b.c)

Seguindo o processo montamos a tabela:

A B C1 membro

A + B

Auxiliar

B . C

2 membro _____

B . C

Resultado

s0 0 0 0 0 1 00 0 1 0 0 1 00 1 0 1 0 1 10 1 1 1 1 0 01 0 0 1 0 1 11 0 1 1 0 1 11 1 0 1 0 1 11 1 1 1 1 0 0

2) Monte a tabela verdade da seguinte expresso:

_ _ _ _ _ _f = a b c + a b c + a b c + a b c

A B CAuxiliares

_ _ _A B C

1 termo

A B C

2 termo _

A B C

3 termo _ _

A B C

4 termo _ _ _

A B C

Resultado

s0 0 0 1 1 1 0 0 0 1 10 0 1 1 1 0 0 0 1 0 10 1 0 1 0 1 0 0 0 0 00 1 1 1 0 0 0 0 0 0 01 0 0 0 1 1 0 0 0 0 01 0 1 0 1 0 0 1 0 0 11 1 0 0 0 1 0 0 0 0 01 1 1 0 0 0 1 0 0 0 1


___ _ _3) Mostre que a+b igual a a.b:

A B _____

A + B _ _

A . B

0 0 1 10 1 0 01 0 0 01 1 0 0

Exerccios propostos:

1) Monte a tabela verdade do circuito abaixo:

a b c

2) A partir da expresso dada levante a tabela verdade:

__ _f = [( ac + d + b ) + c] ( acd )

3) Mostre que:

____ _ _a) (a .b) = (a + b)

____ _ _b) (a + b) = (a .b)

____ _ _c) (a + b) (a + b)

____ _ _d) (a .b) (a .b)


SIMPLIFICAO

Postulados, regras e teoremas para a simplificao de Expresses Booleanas:

Postulado da Adio:

A + 0 = AA + 1 = 1A + = 1A+ A + ... + A = AA + B = B + A(A+B) +C = A + B + C = A+ (B+C)

Postulado a Multiplicao:

A 0 = 0A 1 = AA = 0A A ... A = AA B= B A(A B) C = A B C = A (B C)

Propriedade Comutativa:

Adio MultiplicaoA + B = B + A A B = B A

A B A + B B + A0 0 0 00 1 1 11 0 1 11 1 1 1

= =A B A B B A0 0 0 00 1 1 11 0 1 11 1 1 1

= =

Propriedade Distributiva:

A +(B + C) = AB + ACA B C A +(B + C) AB + AC0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 01 0 0 0 01 0 1 1 11 1 0 1 11 1 1 1 1

= =

Teorema de De Morgan

O complemento do produto igual a soma dos complementos:

BABA += BABA =+


A B0 0 1 10 1 1 11 0 1 11 1 0 0

= =Quadro de Resumo

1POSTULADOS e IDENTIDADESComplementao Adio MultiplicaoA=1 = 0 A + 0 = A A 0 = 0A=0 = 1 A + 1 = 1 A 1 = A

A + = 1 A = 0A+ A + ... + A = A A A ... A = A

A + B = B + A A B= B A(A+B) +C = A + B + C = A+ (B+C) (A B) C = A B C = A (B C)

OUTRAS IDENTIDADES:A + AB = A

A + B= A + B(A + B) . (A + C) = A + B.C

Utilizando os conceitos da lgebra de Boole podemos simplificar expresses.Lembrando que a cada circuito corresponde uma expresso, veremos quesimplificao de expresses implicam simplificaes de circuitos. Para efetuarmosessas simplificaes basta colocarmos em prtica os postulados, identidades,teoremas e propriedades at aqui estudados.

Exemplo:

1 - evidenciamos o termo A:

2 - identidade

3 - teorema de De Morgan

4 - Chamemos B.C de Y, logo tereremos ento:

como ; logo: S = A . 1

portanto: = A

BA BA +

AA =

BABABA +=BAABBA +=

BACACBAS ++= ...

)..( BCCBAS ++=

)..( BCCBAS ++=

XX =

)...( CBCBAS +=

).( YYAS +=

YCB =.

BACACBAS ++= ...


Circuito Antes da Simplificao:

Circuito Depois da Simplificao:

Notamos que o circuito pode ser substitudo por um fio.

Exerccios Resolvidos de Simplificao:

1)

2)

3)

4)

ASAS

BCBCAS

BCBCAS

BACAABCS

=

=

+=

++=

++=

1.).(

)(

CBAS

AACBAS

CACABAS

CACBAS

CACBBBAS

CABCBAS

CACCBCBAS

BBCACBCBBCAS

CABCBACBABCACBAS

+=

++=

++=

++=

+++=

++=

+++=

++++=

++++=

)(

).(

)]).(.[(

).(

)](.[

).()(

CABS

CCABBCABACABS

CBACABS

=

=

++=

).)(..().(

))((


5)

6)

7)

8)

CBASCBABAS

BBAACBABAS

BCCBCACBBBAACBAS

BCCBCACCBBBAACBAAAS

CBACBAS

+=++=

++++++=

+++++++=

++++++++=

++++=

)1(

))((

)(

)1(

)()(

)()(

DACS

DCCAS

BADCCAS

DCCCCADCBAS

DCACDBCAS

ACDCDBACS

+=

+=

++=

+++=

++++++=

+++=

DCBAS

BCDBAS

BCDCBAS

BCDCBAS

BCDCBAS

++=

+++=

+++=

+++++=

+++=

.

)1.(.

..

)()(

]).([]).([

CBAS

BABACBABAS

CBCACCBCABABAS

CCBCACCBBBABCABAAAS

CBACBAS

+=++++++=

++++++=

++++++++=

++++=

)1.(

)).((

BCAS

AABCAS

ABBACAS

ABBCAS

ABCCBCAS

ABCBCAS

ABCBBBCAS

CCABCBBCCBAS

CABABCCBABCACBAS

+=

++=

++=

++=

+++=

++=

+++=

++++=

++++=

)(

)(

)]).([(

)[(

])([

)()(


9)

10)

11)

12)

13)

DBAS

DBAS

DBABAACBAABS

BADACABS

BADCBAS

BADCBAS

++=

=

++=

++=

++=

++=

..

..

).).((

).].()([

)].()..([

).(

)).((

)(

)(. .

....

DBCAS

DBBBCAS

BDBCAS

DCBABCAS

DCBADDCBAS

DCBADCBADCBADCBAS

+=

++=

+=

+=

++=

+++=

BASBAAAS

ABAS

BBABAS

ABBABAS

+=

++=

+=

++=

++=

)).((

).(

.

ABS

BAS

BBBAS

BABS

AABBAS

BABABAS

=

+=

++=

+=

++=

++=

)).((

)(

.

CBAS

AACBAS

ACBACAS

ACBCAS

ACCCBCAS

ACCBCAS

ACBBCCBAS

BBACBCCBCBAS

ABCCBABCACBACBAS

+=

++=

++=

++=

+++=

++=

+++=

++++=

++++=

)(

)(

)]).([(

).(

)](.[

)().(


14)

15)

16)

17)

18)

ZYXS

ZYYZXS

ZYZXYXXXS

ZXYXS

ZXYXXXS

ZXYXS

ZXYZYXXS

ZXYZYXZXYXS

ZYXZXYZXYXZYXXXXZXYXS

ZYXXZXYXZXYXS

+=

+++=

+++=

++=

+++=

+=

++=

+++=

+++++=

++++=

)1(

)).((

)).().((

)1.(

)).((...

)).(()(

CSCS

BBAABACS

ABBACS

ACBCCBAS

=

=

++++=

++=

++=

1.1.)]).([(

)(

ZYXSZYXS

ZYXZYXYZYXXZYXS

ZYXZYXS

++=

=

++=

++=

)..(

)........(

]).(..[

YZS

XYZS

YZYXS

ZZYZYXXXS

ZYZYXXS

+=

++=

++=

++++=

+++=

)1(

)).((

).(

ZXSXYXZXS

XYZXS

YYXYZXS

YXYZXS

ZYXYZXS

ZYXZYXS

ZYXZYXS

+=

+++=

++=

+++=

++=

++=

+++++=

+++=

)).((

)(

)]).([(

).(

)()(

])).(([


19)

20)

21)

22)

23)

)(

).(

)(

])1([

)(

YYWS

ZYWS

YZWS

YZXWS

YZXWWS

+=

=

+=

++=

++=

)(

)1()1(

.

)).((

)).((

))].().(([

)).((

CBAS

CAABS

BCACABS

CBAABCCAABS

BCCAABBAS

BCCAABBAAS

BCCAABBBBAAS

BCCAABBABAS

+=

+=

+++=

+++=

+++=

++++=

+++++=

++++=

00).(

).).((

)).().((

=

++=

+++=

+++=

SABBAS

BBABAAABBAS

BABAABBAS

CBAABS

CBACABS

CBAABCABS

BCBCBABABABCCAAAABS

BCCAABBAS

BCCAABABAS

BCCAABBABAS

.

.)1(

.

..

)).((

))].(1([

)).((

+=

++=

++=

+++++=

+++=

++++=

++++=

CDABS

DDABCDABS

DDCDDCCDABABCS

DCDCABS

EDDEDCDCABS

EDDDCCEDCCDCABS

EDCDCDCABS

+=

++++=

+++++=

+++=

+++++++=

+++++++=

+++++=

)1(

)).((

)]1()1().[(

)).((

)).().((


24)

25)

26)

27)

BSAABS

CDCDAABS

CDDCAABS

CDAACADABS

BCDAABCBABAS

BCDAABCDBAS

BCDAABCDDDBAS

BCDAACDDBAS

=

+=

++=

+++=

+++=

+++=

+++=

++++=

+++=

)(

)].([

)].([

)(

)(

)()]).([(

).()(

ZXYSZXYXYXYS

ZXYXYS

+=

++=

+=

)).((

YZXVYZZYYWXV

ZXXYYZYXWXV

ZXXYZYZYZYXWXV

ZZZYXYZYXWXV

ZYZXYZYXWXV

ZXYZYXWXV

+=

++++=

++++=

+++++=

+++++=

++++=

+++=

)(

)).().((

)).((

BCAS

AABCAS

ABBACAS

ABBCAS

ABCCBCAS

ABCBCAS

ABCBBBCAS

CCABCBBCCBAS

CABABCCBABCACBAS

+=

++=

++=

++=

+++=

++=

+++=

++++=

++++=

)(

)(

)]).([(

)[(

])([

)()(


28)

MAPAS K

Simplificao de expresses e circuitos atravs dos diagramas de Veitch-Karnaugh, mais especificamente Mapas de Karnaugh.

Vimos at aqui a simplificao de expresses mediante a utilizao dos teoremas,propriedades e identidades da lgebra de Boole.

Neste tpico vamos tratar da simplificao de expresses por meio dos mapasK. Com este mtodo iremos notar que chegaremos mais facilmente a expressomnima (simplificada).

Um mapa K uma exposio visual dos produtos fundamentais necessriospara ima soluo de soma de produtos.

Os mapas K permitem a simplificao de expresses caractersticas com duas,trs, quatro, cinco ou mais variveis.

Cada quadrado equivale a uma clula. A tabela monta-se assim:

Obs: Mudam-se as posies, porque cada clula tem que ser adjacente umacom a outra.

Pega-se sempre clulas adjacentes, cujo o nmero de clulas sejapotncia de 2.

ex: 2, 4, 8, 16, 32... Inserimos 1 mapa K para cada produto fundamental que produz uma

sada na tabela-verdade.

ZWVZZWV

YZZWVYZZWYYV

YZWZWYV

ZWYYWV

WYZWYXXYXYXWV

ZZWZYWYYXYYWXYXXXWWYXWWV

ZWZYYXWYXWV

+=

++=

++=

+++=

++=

++=

++++++++++=

+++++++++++=

++++++=

)1(

)).((

)).((

)]1()].[1()1([

)).((

)).().().((


Circunde os octetos, quadras, e pares. Lembrando sempre de enrolar esobrepor para obter os grupos maiores possveis. Faz-se a interseco entre asclulas pegas.

Se restar qualquer 1 isolado, circunde cada um. Elimine qualquer grupo redundante. Se forem iguais permanecem iguais

Se muda simplifica

2 Variveis:

A B S0 0 0 0 B1 0 1 1 A 0 12 1 0 1 0

1

3 1 1 0 1

1

3 Vriaveis

A B C s0 0 0 0 01 0 0 1 12 0 1 0 13 0 1 1 0 BC4 1 0 0 1 A 00 01 11 105 1 0 1 0 0

1

16 1 1 0 0 1

1

17 1 1 1 1

4 Variveis

A B C D S CD0 0 0 0 0 0 AB 00 01 11 101 0 0 0 1 1 00 0

1

1 02 0 0 1 0 0 01

1

1

1

13 0 0 1 1 1 11 0 0

1 04 0 1 0 0 1 10 0 0 0

15 0 1 0 1 16 0 1 1 0 17 0 1 1 1 18 1 0 0 0 09 1 0 0 1 0

10 1 0 1 0 111 1 0 1 1 012 1 1 0 0 013 1 1 0 1 014 1 1 1 0 015 1 1 1 1 1

0

1

=

=

A

A

BABAS +=


4 varveis com condies que no importam

A B C D S0 0 0 0 0 01 0 0 0 1 02 0 0 1 0 03 0 0 1 1 04 0 1 0 0 05 0 1 0 1 06 0 1 1 0 07 0 1 1 1 08 1 0 0 0 09 1 0 0 1 1

10 1 0 1 0 X11 1 0 1 1 X12 1 1 0 0 X13 1 1 0 1 X14 1 1 1 0 X15 1 1 1 1 X

1. Dada a tabelaverdade, desenhe um mapa K com zeros, uns e condies queno importam.

2. Circunde ou risque, os uns existentes no mapa K formando os grupos maiores quepuder encontrar, tratando as condies que no importam como uns.

3. Aps os uns terem sido includos em grupos, despreze as condies que noimportam restantes imaginado-as como zeros.

CDAB 00 01 11 10

000111 x

x

x X10

1

x X

Circuito:

DABABCDDCBAS +++=

ADS =



1.) Primos ou mltiplos 4 e divisveis por 18 = 1Primos 5 ou mltiplos de 3 e divisveis por 15 = 0Os demais = x

A B C D S CD0 0 0 0 0 X AB 00 01 11 101 0 0 0 1 1 00

X

1

1

1

2 0 0 1 0 1 01 X X X3 0 0 1 1 1 11 X X X4 0 1 0 0 X 10

X

X

X

X5 0 1 0 1 06 0 1 1 0 X7 0 1 1 1 X8 1 0 0 0 X9 1 0 0 1 X

10 1 0 1 0 X11 1 0 1 1 X12 1 1 0 0 X13 1 1 0 1 X14 1 1 1 0 X15 1 1 1 1 0

Circuito:

2. Cara = 0 Coroa = 1

BS =


Se cara for par = 1Se coroa cara = XOs demais = 0

A B C D S CD0 0 0 0 0 1 AB 00 01 11 101 0 0 0 1 0 00

1

12 0 0 1 0 0 01

1

x

1

3 0 0 1 1 1 11

1

x

x

x

4 0 1 0 0 0 10

1

x

1

5 0 1 0 1 16 0 1 1 0 17 0 1 1 1 X8 1 0 0 0 09 1 0 0 1 1

10 1 0 1 0 111 1 0 1 1 X12 1 1 0 0 113 1 1 0 1 X14 1 1 1 0 X15 1 1 1 1 X

Circuito:

CAADBDBCABCDDCBAS ++++++=


3.)Dada a tabela verdade, mostre os mapas K e d circuito

A B C X Y Z0 0 0 0 0 0 01 0 0 1 0 0 12 0 1 0 0 1 13 0 1 1 0 1 04 1 0 0 1 1 05 1 0 1 1 1 16 1 1 0 1 0 17 1 1 1 1 0 0

Mapas K

XBC

A 0,0 1 11 100

1

1

1

1

1

YBC

A 0,0 1 11 100

1

11

1

1

ZBC

A 00 01 11 100

1

1

1

1

1

Circuito:

AX =

BAYBABAY

=+=

CBZCBCBZ

=+=


QUINE MC CLNSKEY

Vimos at aqui a simplificao de expresses mediante a utilizao dosteoremas, propriedades e identidades da lgebra de Boole e mapas K.

Neste tpico vamos tratar da simplificao de expresses por meio do mtodode Mc Clanskey.


Dado:

A= F (A, B, C ,D) = (2, 3, 5, 7, 8, 9, 13, 15)

Escrever a somatria em binrio

1. Primeiramente convertemos todos os nmeros decimais em binrio.

0010, 0011, 0101, 0111, 1000, 1001, 1101, 1111

2. Feito isto, formaremos grupos:

O primeiro grupo composto de todos os nmero que o nmero um noaparece.

Como no temos nenhum nmero, em que o nmero um no aparece, oprimeiro grupo vazio, no caso:

Go =

Agora formaremos o grupo que o nmero 1 aparece apenas 1 vez, depoisforma-se o grupo que o nmero 1 aparece 2 vezes e assim sucessivamente, veja:

G1 = 0010 = 2 1000 = 8

G2 = 0011 = 3 0101 = 5 1001 = 9

G3 = 0111 = 7 1101 = 13

G4 = 1111 = 15

Tabela Primos Implicantes


A tabela primos implicantes composta da juno de um elemento de umgrupo com outro elemento de outro grupo com a diferena de um bit, quando osagrupamos no lugar em que o bit muda colocamos um trao, feito o agrupamento de1o ordem faremos o de Segunda, ou seja agruparemos os grupos de primeira ordem,colocamos um sinal, nos nmeros que j pegamos, porque os que no usarmosiremos usar posteriormente.

1o ordem 2o Ordem

G1 = 0010 = 2 2 3 001- 5 7 13 15 -1-1 1000 = 8 8 9 100- 5 13 7 15 -1-1 *

Obs: notemos que so iguais entosimplifica

G2 = 0011 = 3 3 7 0-11 0101 = 5 5 7 01-1 1001 = 9 5 13 -101 9 13 1-01G3 = 0111 = 7 1101 = 13 7 15 -111 13 15 11-1G4 = 1111 = 15

Os grupos em que no colocamos nem um sinal de agrupamento usaremosagora, na etapa final de simplificao:

Feita a tabela com os todos os grupos que no foram usados, coloca-se um Xno nmero correspondente , se um grupo formado pelo 7 e o quinze coloca-se um Xno 7 e no 15, pega-se os x nos extremos de preferncia que haja outro ao seu lado.Ao fazer isso comeamos escrever a expresso simplificada ou seja olhamos osnmeros binrios ao lado e escrevemos a expresso, nas colunas em que os X estono meio, pode se pegar qualquer um, mas de preferncia para o que simplifique mais.

Exerccios Propostos

BDCABBCAS ++=


Simplifique usando os mapas K e o mtodo de Mc Clanskey. Mostre a tabelaverdade, o mapa K, e o circuito, de modo que sejam:

Mltiplos 2 e divisveis por 12 = 1Mltiplos de 3 e divisveis por 15 = xOs demais = 0

Resp:

1.2 Mltiplos de 2 e 3 = 1 mpar 7 ou par 8 = X Os demais = 0

Resp:

Mltiplos de 2 e 3 =1 Primos = X Os demais = 0

Resp:

F ( A, B, C ,D) = (2, 4, 5, 11) + d ( 6,7, 8, 9, 10, 13,14)

De a soma dos nmeros binrios, sendo que D so nmeros irrelevantes.

Resp:

DCADBCS +=

BCADAS +=

CACABS +=

DBABADCS

ouCBABADCS

++=

++=


FORMAS CANNICAS

Soma de produtosProduto de somas

Exemplificao prtica:Dada uma expresso simplificada, A + B + C, desenvolver a soma

de produtos:

Soma de Produtos:

Multiplica-se cada varivel pelos seus "uns":

Aplica a distributiva e obtm-se:

Cancela-se os termos iguais:

E assim obtm-se a soma de produtos originada da expresso dada:

Produto de Somas:

Dada expresso: ABCSoma-se cada varivel pelos seus "zeros":

Resolve-se e obtm-se:

)B(B)A(AC)C(C)A(AB)C(C)B(BA

C111B111ACBA

++++++++=

++=

++=

CBACBACBACBABCACBA

BCACABCABABCABCABC

++

++

++

++

=

CBACBACBACBABCACBA

BCACABCABABCABCABC

++

++

++

++

=

CBABCACBACBACBAABCCABPS rotudosoma ++++++=

])()[()]()[()]()([

)00()00()00(

CBBAACCBAACCBBA

CBACBA

++++++=

++++++=

=

)()()()()()()()()()()()(

CBACBACBACBACBACBACBACBACBACBACBACBA

++++++

++++++

++++++

++++++


Cancela-se os termos iguais:

E assim obtm-se o produto de somas originado da expresso dada:

Portando: Uma funo digital pode ser representada como

uma expresso booleana na forma da soma de todos os seusprodutos-padro correspondentes aos smbolos de entrada queresultam no valor 1 para a funo .

Uma funo digital pode ser representada comouma expresso booleana na forma do produto de todas as suassomas-padro correspondentes aos smbolos de entrada queresultam no valor 0 para a funo F.


1. Expresse as seguintes funes na forma de soma de produtos:a)b)c)d)e)f)

2. Expresse as seguintes funes na forma de produto de somas:a)b)c)d)e) f)

EQUIVALNCIA NE - NOU

Podemos obter qualquer bloco lgico bsico, utilizando portas NE NOU.

),,,( 21 nxxxF

)()()()()()()()()()()()(

CBACBACBACBACBACBACBACBACBACBACBACBA

++++++

++++++

++++++

++++++

C)BA()CBAC)(BA()CB(A)CB(AC)B(AC)B(ASP omasrotudo ++++++++++++++=

B.CA +

( ) cba ++CACBBA ... ++( ) zyyxw .. ++

zwyyw .).( ++

).( CBA +

cba .+)...( zyzyx +

zyx ..dcba .. +

zxyxyx ... ++

),,,( 21 nxxxF

zyx ++


1) Inversor

inversor NE NOU

2) Porta E:

3) Porta OU:

4) Porta OU-EXCLUSIVO:

a b a b

5) Coincidncia:

a b a b



1) Desenhe o circuito abaixo somente com portas NE:

a b c

A expresso do circuito fica:

f = [(b.c) (ac) . (ac) . (a+b)]

Simplificando chega-se:

_ __ _ ab + ac = ab x ac

Logo o circuito fica:

a b c

2) Desenhe o mesmo circuito utilizando somente portas NOU:

A expresso utilizada ser:

__ _ _ _ _ ab + ac = (a+b) + (a+c)


Logo o circuito ficar:

a b c

3) Construa o circuito dado com a utilizao de portas NE somente.

a b c

A funo que o circuito executa ser:

_ ___ f = c [(abc) . (ab)]

Aps feitas as simplificaes chega-se a expresso para podermos construir o circuito dadocom portas NE:

_ _ _ _ _ c + a b +a b = c . (a b) . (a b)

O circuito fica:

a b c


Exerccios propostos:

1) Desenhe o circuito abaixo somente com portas NOU:

a b c d

2) Desenhe o circuito abaixo utilizando-se de portas NE:

a b c d

3) Monte o circuito abaixo utilizando portas NOU e depois somente portas NE:

a b c


Exerccios gerais - Prova

4) Para os circuitos, faa o que se pede:

a) funob) tabelac) simbologia (IEC convencional)d) simplificaoe) equivalncia com porta NEf) equivalncia com porta NOUg) formas cannicas (soma de produtos e produto de somas) (algebricamente)

1)

a b c

2)

a b c

3)

a b c


4)

a b c

5)

a b c

6)

a b c

7)

a b c


codificador ProcessadorAritmtico Decodificador Visor

CODIFICADORES / DECODIFICADORES

Chamamos de Codificador o circuito combinacional que torna possvel apassagem de um cdigo conhecido para um desconhecido. Como exemplo, podemoscitar o circuito inicial de uma calculadora que transforma uma entrada decimal, atravsdo sistema de chaves de um teclado, em sada binria para que o circuito internoprocesse e faa a operao.

Chamamos de Decodificador o circuito que faz o inverso, ou seja, passa umcdigo desconhecido para um conhecido. No exemplo citado o circuito que recebe oresultado da operao em binrio e o transforma em sada decimal, na formacompatvel para um mostrador digital apresentar algarismos.

Abaixo, o diagrama do exemplo citado:

7 8 94 5 61 2 30

*obs. na prtica, comum se utilizar a denominao de decodificador para o sistemaque passa de um cdigo para outro, quaisquer que sejam.

1) Codificador Decimal / Binrio.

Para transformar um cdigo decimal em binrio temos que elaborar umcodificador, onde a entrada ser Decimal e a sada Binria. A entrada do cdigodecimal feita atravs de chaves numeradas de 0 a 9 e a sada quatro fios, parafornecer um cdigo binrio 4 bits ( condio necessria para representar o nmero 9no cdigo binrio).

Exemplo:

Atravs da tabela podemos montar um circuito (por mapa K) que nos permitaessa situao. Abaixo a tabela e o circuito obtido :

Tabela:

Entrada SadasChaves A B C D

0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1s


Pelo desenho podemos ver que o 0 noest ligado a nenhuma das entradas dasportas lgicas, sendo irrelevante o seuacionamento, pois a sada tambm serigual a 0 (A = B = C = D = 0 ) quando onenhuma das chaves for acionada.

2) Decodificador Binrio / Decimal

Neste decodificador a entrada binria e a sada decimal, ao contrrio doque ocorria no circuito anterior.

Temos ento quatro entradas e 10 sadas, que representam os nmeros de 0 10.

Tabela Verdade:

Binrio Decimal ( Cdigo 9876543210)A B C D 9 8 7 6 5 4 3 2 1 00 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 1 0 0 0 0 0 0 0 0 1 00 0 1 0 0 0 0 0 0 0 0 1 0 00 0 1 1 0 0 0 0 0 0 1 0 0 00 1 0 0 0 0 0 0 0 1 0 0 0 00 1 0 1 0 0 0 0 1 0 0 0 0 00 1 1 0 0 0 0 1 0 0 0 0 0 00 1 1 1 0 0 1 0 0 0 0 0 0 01 0 0 0 0 1 0 0 0 0 0 0 0 01 0 0 1 1 0 0 0 0 0 0 0 0 0


Resolvendo as simplificaesnecessrias por mapas k, obtemos ocircuito que executa a funo acima.O circuito encontrado o seguinte:

Este decodificador associaas entradas binrias de tal modoque podemos ter na sada dezpontos que supriro nossosobjetivos de entrada binria/ sadadecimal

3) Decodificador 7 segmentos :

Assim como vimos outros exemplos de codificadores/ decodificadores este um dos mais comuns, usado para mostrar num display sete segmentos algo quedesejamos. O projeto simples e fcil. Basta montarmos uma tabela verdade com ascondies necessrias para o que desejamos. O nmero de entrada depende daquantidade de linhas de sada que desejamos e a sada composta por sete variveisque correspondem aos segmentos q estaro acesos ou apagados.

Para determinarmos cada condio em que o segmento dever aparecer acesoou no precisamos conhecer o modelo do display e as notaes mais usadas. Abaixoo display e a indicao de cada segmento e a varivel pela qual mais conhecido.

a

Ento cada segmento receber 1 quando estiver aceso e 0 quando estiverapagado.

gf

e

b

c

d


Uma tabela para o exemplo de mostrar os numerais de zero a quatro podetrazer uma melhor compreenso destes conceitos.

Entradas SadasA B C a b c d e f g0 0 0 1 1 1 1 1 1 00 0 1 0 1 1 0 0 0 00 1 0 1 1 0 1 1 0 10 1 1 1 1 1 1 0 0 11 0 0 0 1 1 0 0 1 11 0 1 X X X X X X X1 1 0 X X X X X X X1 1 1 X X X X X X X

Os passos para a construo desta tabela:

O circuito obtido:

1. Definida a entrada: Trs entradas porque precisamos de cinco linhas desada;

2. Analisamos , a cada linha, os segmentos que iro ascender (1) e os que no(0);

3. A sexta linha, que no iremos ocupar, preenchemos com X (irrelevantes);4. Depois de efetuar a simplificao obtemos a simplificao e o circuito ao

lado:5. a e d so iguais na tabela, por tanto, esto ligados na mesma combinao

de portas lgicas;6. b est sempre na condio 1, por tanto, est ligado no Vcc.7. se tivssemos uma condio onde todas as sadas fossem 0, teramos

ligada no GND.

Partindo do conhecimento dos codificadores e decodificadores podemosrealizar diversos projetos, tendo apenas que seguir os passos descritos na montagemda


Tabela, da simplificao e da montagem do circuito resultante.

Exerccios:

Exerccio Resolvido:

01) Projetar um decodificador, de entrada binria, que faa aparecer em umdisplay de sete segmentos, COCA-COLA.

Primeiro passo: Montagem da tabela:

Entrada Binria Sada 7 segmentosA B C D a b c d e f G0 0 0 0 1 0 0 0 1 1 00 0 0 1 1 1 1 1 1 1 00 0 1 0 1 0 0 0 1 1 00 0 1 1 1 1 1 0 1 1 10 1 0 0 0 0 0 0 0 0 10 1 0 1 1 0 0 0 1 1 00 1 1 0 1 1 1 1 1 1 00 1 1 1 0 0 1 1 1 1 01 0 0 0 1 1 0 0 1 1 11 0 0 1 X X X X X X X1 0 1 0 X X X X X X X1 0 1 1 X X X X X X X1 1 0 0 X X X X X X X1 1 0 1 X X X X X X X1 1 1 0 X X X X X X X1 1 1 1 X X x X X X X

Agora devemos efetuar a simplificao:

a 00 01 11 10 b 00 01 11 10 c 00 01 11 10 d 00 01 11 1000 1 1 1 1 00 1 1 00 1 1 00 101 1 1 01 1 01 1 1 01 1 111 X X x x 11 X x x x 11 x x x x 11 x x x x10 1 X x x 10 1 x x x 10 x x x 10 x x x

e 00 01 11 10 f 00 01 11 10 g 00 01 11 1000 1 1 1 1 00 1 1 1 1 00 101 1 1 1 01 1 1 1 01 111 x X x x 11 x x x x 11 x x x x10 1 X x x 10 1 x x x 10 1 x x x

0bs: "e" e "f" esto sujeitas as mesmas condies e por isso vm do mesmocircuito...


Circuito:

Este o circuito que partindo dequatro entradas binrias produz umasada em sete segmentos, COCA-COLA .Se houver interesse em testar este circuitopraticamente, pode-se utilizar umsimulador (software) EWB ou um circuitoprtico com portas lgicas (CI).


01) Projetar um decodificador que possua entrada do cdigo de Gray e sadaBCD +3.

02) Projetar um conjunto de decodificadores que sigam os seguintes estgios:1- entrada binria - sada gray2- entrada gray, sada o seu cdigo em display.3- entrada gray - sada hexadecimal em display.

03) Projetar decodificador para sete segmentos em que aparea o seu cdigo,e depois, se possvel, o seu nome

04) Projetar um codificador que transforme uma entrada binria em um cdigoa sua escolha ( voc pode criar um, que mais nenhum outro decodificador entenda) eum decodificador que volte a transformar as informaes em binrio.

05) Projetar um circuito capaz de mostrar a sua idade.

06) Projetar um circuito para escrever "Cd Player " em um display. ( A entradadeve ser em cdigo Gray.


MUX - DEMUX

Circuitos Multiplex / Demultiplex

IntroduoOs circuitos multiplex (MUX) so utilizados nos casos em que necessitamos

enviar um certo nmero de informaes contidas em vrios canais, atravs de umnico canal.

Os circuitos demultiplex (DEMUX) tem a funo inversa: enviam asinformaes vindas de um nico canal, atravs de vrios outros canais.

Ambos os circuitos so largamente utilizados na transmisso de dados,especialmente na rea de telefonia.

MUXEsquematizando:

A entrada de seleo tem como finalidade escolher qual das informaes deentrada, ou qual dos canais de informao deve ser ligado entrada deve ser ligado sada.

Um circuito bsico que efetua multiplexao uma chave de um plo e nposies.

Se quisermos ligar, por exemplo, a informao na sada 1, basta selecionarmosa posio 1 da chave seletora. E assim seria com qualquer outra chave escolhida.

Este processo uma exemplificao bsica do funcionamento de um MUX,atravs de chave. Entretanto, o melhor ser exemplificar com um circuito MUX bsico,porm formado por portas lgicas AND e OR.

Tabela Verdade:A S0 I01 I1


No caso do MUX bsico para duas informaes de entrada I0 e I1, teremos umavarivel de seleo (A). Quando A = 0, teremos na sada a mesma informao que aentrada I0, se I0 = 0, S = 0, e se I0 = 1, S = 1. Nesse caso a informao I1 serbloqueada pela porta AND referente a I1, pois o outro terminal desta estar ligada emA que ser = 0.

Quando A = 1, I0 ser bloqueado e analogamente ao explicado anteriormente, ainformao I1, aparecer na sada.

DEMUXComo j foi dito, o DEMUX tem a funo inversa do MUX. Seu trabalho

enviar os dados vindos de um nico canal, atravs de n outros canais.

Estas entradas de seleo, tm como finalidade escolher qual o canal deinformao de sada que deve ser conectado entrada, ou seja, essas entradas deseleo devem dar qual o endereo do canal de sada ao qual a informao dever sedirigir. Um circuito elementar que efetua uma demultiplexao visto abaixo:

Se quisermos ligar a informao de entrada no canal de sada S1, bastaselecionarmos a posio 1 da chave seletora, com isso, esta informao sairsomente na sada S1. Se quisermos que a informao de entrada seja conectada nocanal de sada S2, basta selecionarmos a posio 2 da chave e assimsucessivamente.

Podemos notar que esse o processo inverso de um MUX, vem da o nomeDEMUX. Nesta chave, as variveis de seleo iro indicar qual a posio que a chaveseletora deve assumir, ou seja, a qual canal de sada devemos conectar a informaode entrada.

As principais utilizaes desse circuito so: converso srie-paralelo deinfotmaes, gerao de produtos cannicos utilizados como rtulos de operaes emmquinas digitais, tambm utilizado em sistemas de transmisso de dados.


Abaixo est um circuito DEMUX representado desta vez, por portas lgicasAND.

Podemos verificar nesse circuito bsico de DEMUX que, quando: A = 0, S0 ir assumir o valor da entrada de informao, logo, esta sair por S0 e

nesse caso como A = 0, S1 estar em zero. A = 1, S1 assumir o valor da entrada de informao, logo, esta sair por S1 e

nesse caso com A = 1, S0 estar em zero.

Podemos notar nesse caso que quando A = 0 (endereo 0), a informaodeentrada sair em S0 e quando A = 1 (endereo 1), a informao de entrada sair porS1. Logo podemos encarar as variveis de seleo como sendo um endereo, dado informao de entrada local (canal de sada) por onde esta dever sair.

Podemos demostrar tudo isso atravs da famosa tabela verdade:Variveis de seleo Canais de Informao

A So S10 E 01 0 E

CIRCUITOS ARITMTICOS

Dentro do conjunto de circuitos combinacionais aplicados para finalidadesespecfica nos sistemas digitais, destacam-se os circuitos aritmticos.

So utilizados, principalmente, para construir a ULA ( Unidade LgicaAritmtica) dos microprocessadores e, ainda, encontrados disponveis em circuitosintegrados comerciais.

1. Meio Somador

O meio somador, como o prprio nome j diz, serve para somar dois bits comona tabela abaixo:

A B S Ts0 0 0 00 1 1 01 0 1 01 1 0 1


Ts o transporte de sada : ( 0 + 0 = 0 Ts = 0 ) ( 0 + 1 = 1 Ts = 0 ) ( 1 + 0 = 1 Ts = 0 ) ( 1 + 1 = 0 Ts = 1 )

Representando cada nmero por um bit, podemos ento, montar um circuitoque possui como entradas A e B, e como sada, a soma dos algarismos (S) e orespectivo transporte de sada ( Ts ). AS expresses caractersticas do circuito,extradas da tabela, so:

Ts = AB

O circuito a partir destas expresses e o digrama em bloco so visto abaixo:

Este circuito Meio Somador tambm conhecido com Half Adder, sendo asada de transporte denominada carry out, ambos os termos derivados do ingls.

2. Somador Completo.

O Meio Somador possibilita efetuar a soma de nmeros binrios com 1algarismo. Para efetuar a soma de nmeros binrios de mais algarismos, esse circuitotorna-se insuficiente, pois no possibilita a introduo do transporte de entradaproveniente da coluna anterior. Para melhor compreenso, vamos analisar o caso dasoma: 1110 + 110

Para fazermos a soma de 2 nmeros binrios de mais algarismos, bastasomarmos coluna a coluna, levando em conta o transporte de entrada que nada mais do que o Ts da coluna anterior.

O Somador Completo um circuito para efetuar a soma completa de umacoluna, considerando o transporte de entrada. Vamos, agora, montar a tabela daverdade deste circuio:

Te transporte de entrada( 0 + 0 + 0 = 0 Ts = 0 )( 0 + 0 + 1 = 1 Ts = 0 )( 0 + 1 + 0 = 1 Ts = 0 )( 0 + 1 + 1 = 0 Ts = 1 )( 1 + 0 + 0 = 1 Ts = 0 )( 1 + 0 + 1 = 0 Ts = 1 )( 1 + 1 + 0 = 0 Ts = 1 )( 1 +1 + 1 = 1 Ts = 1 )

A S

Meio Somador

B Ts


A SB SomadorTe Completo Ts

BA

BA

A B Te S Ts0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

As expresses caractersticas do Somador Completo resultam no circuitoabaixo:

O circuito Somador Completo tambm conhecido como Full Adder, sendo a entrada de transporte denominada carryin, ambos os termos derivados do ingls.

3. Meio Subtrator

A tabela abaixo mostra a subtrao de 2 nmeros binrios de 1 algarismo:

A B S Ts0 0 0 00 1 1 11 0 1 01 1 0 0

( 0 - 0 = 0 Ts = 0 )( 0 - 1 = 1 Ts = 1 )( 1 - 0 = 1 Ts = 0 )( 1 - 1 = 0 Ts = 0 )

Representando cada nmero por 1 bit, podemos montar um circuito com asentradas A e B, e como sada, a subtrao (s) e o transporte da sada ( Ts ) .

As expresses caractersticas do circuito, extradas da tabela, so:

S =


A S MeioSubtrator

B Ts

Ts =

O circuito resultante o seguinte:

Do ingls o circuito recebe a denominao Half Subractor.

4. Subtrator Completo

O Meio Subtrator possibilita-nos efetuar a subtrao de nmeros binrios de 1algarismo. Para se fazer uma subtrao com nmeros de mais algarismos, estecircuito torna-se insuficiente, pois no possibilit a entrada do transporte (Te)proveniente da coluna anterior.

Para fazermos a subtrao de nmeros binrios de mais algarismos, bastasubtrairmos coluna a coluna, levando em conta o transporte de entrada, que nadamais do que o Ts da coluna anterior.

O Subtrator Completo um circuito que efetua a subtrao completa de umacoluna, ou seja, considera o transporte de entrada proveniente da coluna anterior.Vamos, agora, montar a tabela da verdade deste circuito.

A B Tg S Ts0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1

O Circuito derivado das expresses retirada

s da tabela :


A S

B SubtratorCompleto

Te Ts

A denominao derivada do Ingls Full Subtractor.

5. Multiplicador 1 bit X 2 bits

O multiplicador funciona por uma sucesso de so verdadede um multiplicador 1X 2.

A Y0 00 0001111mas, abaixo a tabela

B C X0 0 00 1 0

1 0 0 01 1 0 00 0 0 00 1 0 11 0 1 01 1 1 1


6. Multiplicador 2 bits X 2 bits.

A tabela verdade para o multiplicador 2 X 2 a seguinte:

A B C D X Y Z W0 0 0 0 0 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 0 1 1 0 0 0 00 1 0 0 0 0 0 00 1 0 1 0 0 0 10 1 1 0 0 0 1 00 1 1 1 0 0 1 11 0 0 0 0 0 0 01 0 0 1 0 0 1 01 0 1 0 0 1 0 01 0 1 1 0 1 1 01 1 0 0 0 0 0 01 1 0 1 0 0 1 11 1 1 0 0 1 1 01 1 1 1 1 0 0 1

O circuito resultante desta tabela o seguinte:


Exerccio Resolvido:

1 ) Desenhe um sistema somador para 2 nmeros de 2 bits apenas com blocosde somadores completo.

Para obtermos este sistema, necessitaramos de um Meio Somador e umSomador Completo. A soluo obtida aplicando nvel 0 ( terra) entrada detransporte do ( Te) do somador relativo ao bit menos significativo, transformando-o emMeio Somadorm, pois esta entrada fica eliminada.

2 ) Desenvolva um circuito com uma entrada de controle M, para fornecer sada o complemento de 1 de um nmero binrio de 1 bit. ( M = 0 = > Sada = nmerode entrada e M=1 => Sada = complemento 1).

Para solucionar, vamos levantar a tabela da verdade, considerando a varivelde controle M.

M A S0 0 00 1 11 0 11 1 0

Exerccios

01) Mostre como um bloco Somador Completo pode ser utilizado para efetuar asoma de 3 nmeros de 1bit.

02) Esquematize, em blocos, um sistema subtrator para 2 nmeros de 4 bits.

03) Elabore um Meio Somador / Meio Subtrator ( M= 0 Meio Somador e M=1Meio Somador)

04) Utilizando blocos de Somadores Completos, elabore um sistema subtratorpara 2 nmeros de 2 bits.

05) Utilizando blocos de Somadores Completos, elabore um sistema para 2nmeros de 2 bits que faa soma ou subtrao, conforme o nvel aplicado a umaentrada de controle M (M = 0 soma e M = 1 subtrao)

06) Demostre como funciona um multiplicador de 2 X 2 Bits.


CIRCUITOS SEQENCIAIS

1) Flip-Flop RS bsico

Os flip-flops so circuitos biestvis, ou seja, possuem dois estados estveis.Pela ao de um estmulo, passam de um primeiro estado ao segundo e permanecemindefinidamente neste segundo estado, mesmo aps a cessao do estmulo, at queseja forado a voltar ao primeiro estado pela ao de outro estmulo.

O flip-flop RS o mais simples desses circuitos biestveis. Abaixo est seucircuito equivalente:

Esse flip-flop possui duas entradas R e S, onde so aplicados os estmulos eduas sadas Q e Q que informam seu estado. Seu nome RS vem do ingls reset-setflip-flop. Abaixo est a tabela verdade desse flip-flop:

Condio S R Q Q1234

0011

0101

Permanece no estado anterior0 1 (reposicionado)1 0 (posicionado)X X (instvel)

De acordo com a tabela, temos na condio 1 S=0 e R=0, portanto o flip-flopno altera seu estado. J na condio 2 S=0 e R=1, portanto vamos forar a sada Q azero, ressetando o circuito. Na condio 3 temos que S=1 e R=0, assim foramos asada Q a um, setando o circuito. Na condio 4 o flip-flop fica instvel pois Q e Qtendem a ser iguais e esse estado no permitido.

O smbolo do flip-flop RS est esquematizado logo abaixo.

2) Flip-Flop D

Nesse flip-flop tem-se apenas uma entrada, denominada D. Sua composiointerna construda de maneira com que se evite o estado instvel (S=1 e R=1),fazendo-se a entrada do estmulo em um s ponto. Abaixo est desenhado o esquemado circuito interno do flip-flop D.


A tabela verdade para o flip-flop D a seguinte:

D Q Q01

01

10

Abaixo est o smbolo do flip-flop D.

Observe que nessa tabela as sadas Q e Q apresentaro aqueles nveissomente depois de receber um pulso de clock.

3) Flip-Flop JK

Os flip-flop JK so compostos de dois flip-flops RS em srie: o mestre(memorizador primrio) e o escravo (memorizador secundrio).

O flip-flop JK mestre-escravo um elemento de memria com duas entradaschamadas J e K e duas sadas Q e Q. Uma caracterstica do flip-flop JK mestre-escravo que ele no apresenta situao de indeterminao. O smbolo desse flip-flopest logo abaixo, seguido de sua tabela verdade:

J K Q0 00 11 01 1

Q001Q0


Tabela verdade do flip-flop JK

O circuito lgico equivalente do flip-flop JK est esquematizado abaixo.

Mestre Escravo

4) Flip-flop T

O flip-flop T apenas terico, ele no existe, mas podemos fazer umflip-flop operar como T, e geralmente precisamos transform-lo em T para construircontadores, por ele ser terico, no h circuito equivalente, apenas sua tabela e seusmbolo lgico.

T Q

CLK Q

Smbolo do flip-flop T

T Q01

Q0Q0

Tabela verdade para o flip-flop T

O flip-flop T funciona da seguinte maneira, quando no h pulso de clock, isto, quando a entrada est em zero, ele mantm o estado anterior, e quando a entradapassa para o nvel lgico 1 o flip-flop inverte o estado anterior.

Contador Assncrono

o contador cujos estgios possuem diferentes clocks. O contador assncronodeve ser feito sempre com flip-flop T ou seu equivalente.

Equivalncia de Flip-flop


Os flip-flops na configurao acima so equivalentes a um flip-flop T.

Exemplo

Projetar um contador assncrono com as especificaes abaixo:

Flip-flop TClock ( _ )Reset em 1Contador crescenteOrdem: 1,2,4,6,7

Diagrama em bloco

Projeto

1-Definir o n. de flip-flops necessrios para o contador .Como um contadorassncrono o nmero de flip-flops depende do nmero de posies, neste caso comoso 5 nmeros so necessrias 5 posies. O nmero de posies contadas por umflip-flop igual a 2X, sendo X o nmero de flip-flops. Para este contador seronecessrios 3 flip-flops.

2- Anlise do contador com relao ao reset. Quando se reseta um contadortodas as sadas Q so levadas a 0, consequentemente as sadas Q so levadas a 1.


Como deseja-se um contador crescente ele deve contar de 0 (000) a 7 (111),portanto as letras devero ser colocadas na sada Q, caso fosse pedido um contadordecrescente as letras seriam colocadas na sada Q.

Para ver se o contador ser crescente ou decrescente liga-se os clocks dosltimos flip-flops nas letras dos flip-flops anteriores e verifica-se a forma de onda nasletras.

Formas de onda


Como a letra C a mais significativa l-se o nmero nas formas de onda de Cpara A. Depois desta anlise percebe-se que este contador decrescente, portanto osclocks devem ser retirados das letras e ligados na outra sada para que tal sejacrescente.

Para descobrir a forma de onda deste contador basta analisar os clocks, como um clock rampa de subida toda vez que o clock subir o sinal A muda de estado, seem 0 muda para1 e se em 1 muda para 0, para o sinal B deve ser seguida a mesmaanlise do sinal A, porm com uma mudana o sinal B s mudara de estado quando osinal A subir, j que este sinal o clock do sinal B, e assim sucessivamente at todasas formas de onda forem analisadas. Por conveno adotam-se todos os sinaiscomeando em 0.

O contador j esta pronto, este conta de 0 a 7, agora deve-se fazer umdecodificador para que conte os nmeros desejados.

Tabela

Sadas dosflip-flops(letras)

Sadas dodecodificador

C B A W Y Z ordem0 0 0 0 0 1 10 0 1 0 1 0 20 1 0 1 0 0 40 1 1 1 1 0 61 0 0 1 1 1 71 0 1 X X X1 1 0 X X X1 1 1 X X X

A ordem para a construo da tabela deve ser CBA, pois C a letra maissignificativa, ou seja seria comparada a centena, o B com a dezena e o A com aunidade de um nmero decimal.

Como deseja-se um contador com apenas 5 posies e este conta 8, deve-secompletar as posies restantes com X (irrelevante) e projetar um circuito de resetpara o contador.

Depois de feitos os mapas K, acha-se


Circuito

Para fazer o circuito de reset observa-se a posio posterior a ltima posiodesejada para o contador. Neste caso a ltima posio desejada a posio 4 (100),ento o circuito deve resetar quando o contador tender a ir para aposio 5 (101), ouseja, v-se quais so as letras do nmero desejado para resetar 1, e liga-as em umaporta E (And) e a sada desta porta nos resets de todos os flip-flops.

Esta pronto o contador, sendo W a sada mais significativa do decodificador.

Exerccios

Projetar um contador assncrono com as especificaes abaixo:

a)flip-flop JKclock rampa de descidaset em 1contador crescenteordem : A,C,2,2,1

b)flip-flop Dclock rampa de subidareset em 0contador decrescenteordem : F,1,2,3,A,4,5,6,B

c)flip-flop Tclock rampa de subidaset em 0contador decrescenteordem : 1,2,3,4,5,A,0

Projetar um dado onde a probabilidade de nmeros mpares seja o triplo daspares.


Projetar um dado onde a probabilidade de nmeros mpares seja a metade daspares.

Projetar um contador 0 15 habilitado por mux/demux que possa ser crescenteou decrescente conforme o desejado.

CONTADOR SNCRONO

Nesses tipos de contadores, os flip-flops so controlados pelo mesmo pulso declock, eliminando assim o acmulo de atrasos que ocorrem nos contadoresasscronos. Nesse caso, devemos considerar apenas o atraso de um flip-flop mais osintroduzidos pelas portas de controle. Nesse tipo de contador o que importa so onmero de bits necessrios para formar os nmeros desejados. No exemplo abaixoest um contador binrio de 0 a 15(F), como nove (que o maior nmero, no caso)precisa de 4 bits, foram utilizados quatro flip-flops.

(c 1)

Esse contador tambm conhecido como contador sncrono com transporteem paralelo (ordem crescente). Nesse tipo de contador no h acmulos de retardos,no entanto, as sadas dos flip-flops tem que alimentar mais de uma porta; sendo que ocaso mais crtico ocorre para o flip-flop 0 que se torna o mais lento por estar maiscarregado. Alm disso o nmero de entradas das portas E vai aumentando ao longoda cadeia. Esse tipo de contador tambm pode ser de ordem decrescente e tambmreversvel.

H muitos outros tipos de contadores, e outros meios de transporte de sinal,outro bastante conhecido o contador sncrono com transporte em srie, que estesquematizado logo abaixo:

(c 2)


Esse contador tambm de quatro bits de ordem crescente e atua da mesma

maneira que o primeiro, basta apenas que se observe o funcionamento das funeslgicas que as portas efetuam no contador.

Contadores Mdulo k

Os contadores sncronos e asscronos contam ciclicamente de 0 a 2N 1, ondeN o nmeor de flip-flops do contador. Logo so contadores mdulo 2N. Agoraveremos contadores mdulo K, onde K um nmeor inteiro positivo. Um exemplo o contador mdulo 10. Tambm chamado de dcada.

Para se construir um contador mdulo K, parte-se de um contador mdulo 2N-K estados. A deciso sobre quais estados devem ser eliminados depende das outrasrestries do projeto do qual o contador faz parte. Tem-se um exemplo simples logoabaixo.

Contador Sncrono Mdulo 3

O contador mdulo 3 aquele que tem 3 estados diferentes. Alm disso, umavez que 21


0 00 11 01 1

0 X1 XX 1X 0

Tabela verdade de Transio do FF-JK (t-2)A partir do diagrama de estados do contador e da tabela acima

podemos construir a tabela t-3 que mostra os estados S, as sadas Q do estadoatual, as sadas Q+ do prximo estado e as condies nas entradas Ji e Ki (i=0,1,2),que devem estar presentes nos instantes de transio (CLK ou ) para o contadorsncrono.

S Q0 Q0+ J0 K0 Q1 Q1+ J1 K1012

0 11 00 0

1 XX 10 X

0 00 11 0

0 X1 XX 1

Tabela de transio do contador mdulo-3 com FF-JK. (t-3)Obs: a contagem deve ser feita na ordem Q1Q0.

Tem-se abaixo os Mapas K (j explicados anteriormente na apostila) para as funesde entrada Ji e Ki. No estado no permitido (quando Q1Q0 = 11), coloca-se X (irrelevante). Q0 Q0 Q0 Q0 Q1 0 1 Q1 0 1 Q1 0 1 Q1 0 1 0 1 X 0 X 1 0 0 1 0 X X 1 0 X 1 X X 1 X X 1 1 X

(J0) (K0) (J1) (K1)Mapas para o contador mdulo-3 com FF-JK. (k-1)De k-1 tiramos as seguintes funes:J0 = Q1 ; K0 = 1 ; J1 = Q0 ; K1 = 1

O circuito correspondente est esquematizado abaixo, juntamente com as ondas nasada do flip-flop.

Q0 Q1

FF-0 FF-1

(c 3)

CLOCK

Q0 0 1 0 0 1 0 0 1

Q1 0 0 1 0 0 1 0 0

0 1 2 0 1 2 0 1 (o-1)

Faz a leitura sempre de baixo para cima, comeamos pela menos significativa (no casoQ1) e terminamos pela mais significativa (Q0), se comearmos de maneira diferente obteremosos nmeros de maneira desordenada. No exemplo acima obtemos um contador sncronomdulo 3 crescente com um clock rampa de descida.


Esse contador pode ser obtido com outros flip-flops como por exemplo o flip-flop D,para projetarmos o contador precisamos conhecer a funo D (j vista anteriormente), depoismontamos a tabela verdade para o contador:

S Q0A Q0D D0 Q1A Q1D D1012

0 11 00 0

100

0 00 11 0

010

Tabela verdade de transio do contador mdulo 3 com FF D (t-4)

A tabela t-4 mostra as condies das funes de entrada D dos FFs. As entradas D0e D1 devem ser obtidas em funo do ESTADO ATUAL, isto , das sadas Q0 e Q1 e no doprximo estado que ainda est para ser obtido. Q0 Q0Q1 0 1 Q1 0 1 0 1 0 0 0 1 1 0 X 1 0 X (D0) (D1)

Logo obtemos,

D0 = Q0Q1 e D1 = Q0

Da tiramos o circuito correspondente:

Q0 Q1

FF-0 FF-1 (c 4)

CLOCK

Q0 0 1 0 0 1 0 0 1

Q1 0 0 1 0 0 1 0 0

0 1 2 0 1 2 0 1 (o-2)

Vimos acima contadores de mdulo 3, mas podemos obter contadores de mdulo 5,mdulo 8 utilizando os mesmos passos, vemos os nmeros desejados, montamos a tabela,resolvemos os mapas k e encontramos o circuito. Por exemplo, temos os nmeros 1 3 7 6 4 e queremos que eles apaream nessa ordem, primeiro vamos determinar algunsparmetros:Clock rampa de descidaContador crescenteFlip-flop JK

Monta-se a tabela


Q3 Q2 Q1 S3 S2 S1 J3K3 J2K2 J1K10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

0 0 10 1 10 0 11 1 10 0 10 0 11 0 01 1 0

0 X 0 X 1 X0 X 1 X X 00 X X 1 1 X1 X X 0 X 0X 1 0 X 1 XX 1 0 X X 0X 0 X 1 0 XX 0 X 0 X 1

Depois faz-se os mapas K

S2S1 S2S1 S3 00 01 11 10 S3 00 01 11 10 0 1 0 1 X X 1 X X X X 1 X X J3 = S2S1 J2 = S3S1

S2S1 S2S1 S3 00 01 11 10 S3 00 01 11 10 0 X X X X 0 X X 1 1 1 1 1 X X 1

K3 = S2 K2 = S1

S2S1 S2S1 S3 00 01 11 10 S3 00 01 11 10 0 1 X X 1 0 X X 1 1 X X 1 X 1 X

J1 = S2 + S3 K1 = S3S2

Depois de se completar os mapas, monta-se o circuito e apresenta-se as formas deondas.

S1 S3 S2 S1 CLOCK S1 1 1 1 0 0 1 1 S2 S2 0 1 1 1 0 0 1 S3 0 0 1 1 1 0 0 S3 1 3 7 6 4 1 3

A leitura das formas de ondas se faz sempre de baixo para cima, esse circuito tambmpode ser conseguido fazendo-se com flip-flop D, basta mudar a tabela para uma tabela detransio do FF D.Obs: se quisermos montar um circuito contador sncrono onde um mesmo nmero se repitamais de uma vez, temos que usar um bit diferencial para cada repetio, por exemplo, o


nmero 6 em binrio 110, se ele aparecer duas vezes teremos o seguinte, o primeiro 6 ser110, o segundo 1110, sendo o primeiro um o bit diferencial.

Exemplo: Projetar um contador onde a sequncia seja 1 0 2 0, decrescente e clock rampade subida.

Sequncia 1 0 2 0 4Binrio 001 000 010 000 100

Tabela:Q3 Q2 Q1 S3 S2 S1 J3K3 J2K2 J1K11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0

0 0 10 0 10 0 10 0 10 0 11 0 00 0 00 1 0

X 1 X 1 X 0X 1 X 1 1 XX 1 0 X X 0X 1 0 X 1 X0 X X 1 X 01 X X 1 0 X0 X 0 X X 10 X 1 X 0 X

VCC VCCMapas K

S2S1 S2S1 S3 00 01 11 10 S3 00 01 11 10 0 1 0 1 X X 1 X X X X 1 X X J3 = S2S1 J2 = S3S1

S2S1 S2S1 S3 00 01 11 10 S3 00 01 11 10 0 X X 0 X 1 X 1 1 X X 1 1 X X J1 = S3 K1 = S3S2

Circuito

S3 S2 S1S1 0 0 1 0 0 0 1 0

S2 1 0 0 0 1 0 0 0

S3 0 1 0 0 0 1 0 0

Como S3 para o bit diferencial, no considerado

para obtermos a sada, veja que se pegarmosso-


mente S1 e S2, obteremos a sada desejadaque

a sequncia 1 0 2 0

Exerccios Resolvidos de Forma De Onda

1. Fornecer as formas de onda nos pontos indicados:a) Fornea as formas de nos pontos A B C:

Resoluo: para resolvermos, pegamos os sinais 1 e 2 e analisamosjuntamente com o clock. Os sinais 1 e 2 vo nos dar a condio a qual cada flip-flopvai estar envolvido (JK = 00 ou JK = 11)

digital mestre

Documents