copy of lista de exercícios sd

7/30/2019 Copy of Lista de Exerccios SD

1/8

Lista de Exerccios SDAlguem formata isso direito por favor!

1)

i) Sistemas de computao de propsito geral; computadores pessoais,executam software

genrico, nfase na relao custo/desempenho

ii) Computadores servidores; baseados em computadores de propsito geral, porm comnfase em determinados aspectos:confiabilidadeescalabilidadethroughputiii) SupercomputadoresEspecficos uma dada aplicao simulao soluo matemtica de problemasticaproblemassismologiasismologiaaerodinmicaaerodinmica meteorologiameteorologia

iv) Sistemas embutidos.- Especificos a uma dada aplicao nfase em energia/potencia e custo/desempenho Sistemas transformacionais Sistemas reativos Sistemas de tempo real

2)

i) Processadores de propsito geral;conjunto de instrues genrico

ii) ASICs;

Hardware dedicado, grande desempenho implementam um grupode funes de acordo com as caractersticasde uma dada aplicao, aumento de tempo ede custo ao projetoiii) Core-based ASICs; So Cores elaborados a partir da disponibilizao de um ASICs osquais podem ser configurado por projetistas.

iv) ASICs pr-difundidos; fabricantes fornecem ferramentas que permitem a configuraode conexes em circuitos integrados semi--acabado

v) ASIPs;

processadores especializados snecessidades de um produto especfico ou


2/8

uma famlia de produto , menores e maissimples que os processadores padro de mesmo nvel tecnolgico

(silcio gasto onde realmente importa),freqncias mais altas de clock com menorconsumo de energia.

vi) Processadores de lgica programvel.FPGAs, EEPROMs, , PLAs.3. O que significa especificao de um sistema digital?

a descrio do propsito de um sistema e suas abrangncias e limitaes.

(rea, consumo, potncia, dissipada,throughput, programabilidade,manutenabilidade)4. O que significa metodologia de projeto de um sistema digital?O que, como, a hierarquia, e as ferramentas do que ser executado. Em outras palavras, um passo a passo do projeto de um sistema digital.

5. Qual a nfase de cada nvel de representao de um projeto (comportamental, estrutural

e fsica)?Para a realizo de um projeto necessrio a integrao de vrios profissionais dedicados a

3 nveis distintos: Comportamental, enfatiza a funcionalidadedo sistema, isentando-a de qualquer forma deimplementao. Pode incluir especificaestemporais, ou seja, como o sistema deveatender s especificaes. Estrutural,representa os componentes queimplementaro a funcionalidade do sistema,assim como as interconexes entre osmesmos, sem entrar em detalhes sobre suas


3/8

caractersticas fsicas (dimensionalidade), ouseja, quais os componentes sero usadospara que o sistema funcione; Fsica:

representa a dimensionalidade doscomponentes da arquitetura, representa masno a funcionalidade dos mesmos. Ascaractersticas fsicas de umcomponente, envolvem sua localizao,dimenses, peso, consumo de energia e

potncia dissipada.6) 6. O que diferencia os nveis de abstrao de um projeto (processador, RTL, lgico etransistor)

Transistor: nvel mais baixo dos sistema, por operar com sinais eltricos;

Portas Lgicas: tem nvel mais dos transistor. Opera com um conjunto detransistores.

Registradores: associao de portas lgicas ( flip-flops). Est em um nvel maisalto que as portas lgicas.

Processador: uma associao de transistores, registradores e portas lgicas.

No que se baseia a metodologia de captura e simulao? E a metodologia de descrioe sntese?

7) No que se baseia a metodologia de captura e simulao? E a metodologia de descrioe sntese?Baseada na captura (entrada de dados no computador) de uma representao esquemtica, parapropsitos de simulao, realizar uma verificao funcional. A metodologia de captura e simulao dividida em etapas: Especificao dos requisitos do projeto, projeto arquitetural, Projeto lgico, captura do

diagrama do circuito, simulao e sntese.Sistema inicialmente descrito atravs de uma representao comportamental no nvel lgico ou no nvel detransferncia entre registradores. Tal descrio comportamental , ento, automaticamente sintetizada porferramentas de EDA. A duas snteses para as descries comportamentais no nvel lgico e RTL, so elasntese lgica e comportamental respectivamente.

8) resposta: A mquina de Moore possui uma funo que gera uma palavra de sada (Que pode ser vazia)para cada estado da mquina. J a mquina de Mealy um Autmato finito modifica de forma a gerar uma


4/8

palavra de sada para cada transio entre os dados. Neste tipo de mquina de estados estas palavras desada dependem do estado atual e do valor das entradas.Exemplos: Para a mquina de Mealy uma boa aplicao um projeto de dialogo entre um programa (decomputador) e o seu usurio, o dialogo comandado pelo programa ou pelo usurio. Um bom exemplo deMoore um programa analisador, s estado finais tem sadas no vazias.

10) Metodologia de coprojeto hardware/software enfatizam a importncia de uma especificao bemdetalhada (seno completa) nas etapas iniciais, antes que outras decises de projeto tenham sidotomadas, tipo escolha de seu modelo conceitual e escolha de sua linguagem de especificao. Modeloconceitual um sistema formal constitudo por um conjunto de objetos e de regras de composio entre osobjetos, caractersticas desejveis: ausncia de ambigidade, boa cobertura, facilidade de alterao,facilidade de compreenso e facilidade de tratamento.A linguagem de especificao permite transformar um modelo conceitual em uma especificao que possaser tratada por ferramentas de EDA (Electronic disign Automation).

11) Abordagem unificada pressupe a existncia de uma linguagem de especificao unificada em nvelde sistema, com a qual fosse possvel a descrio de sistemas digitais dos mais variados tipos. A

abordagem heterogenia usa ferramentas e modelos j existentes. A heterogenia mais vivel atualmentepor aproveitar a diversidade de estilo de projeto e o mair nmero de ferramentas.

12) gargalo em um computador trafego de vrios sinais por um barramento, ocorrendocongestionamento. Exemplo: em uma rede entre dois computadores h um que possui uma placa de redede 10Mb/s e outro com uma placa de 100Mb/s, caso precisem trocar informaes, trabalharo a 10Mb/s,caso ambos tivessem placas de 100Mb/s, trabalhariam a 100Mb/s.

13) i) simulaes funcionais em alto nvel, independente de qualquer forma de implementao.ii) a partir de requisitos de velocidade, complexidade e flexibilidade, separa-se cada parte para seu

modelo especifico, componentes que apresentam complexidade ou que exijam flexibilidades soimplementados em software, operaes que tenham requisitos crticos de velocidade de execuo soimplementados em hardware.

iii)separa cada componente para hardware ou software.iv)sntese de hardware determina o nmero de processadores e seu esquema de interconexo. Sntese

de software sintetiza o cdigo para a comunicao entre processadores e os demais dispositivos. Sntesede interface em relao ao hardware cria os latches, decodificadores de endereos. Em relao aosoftware gera cdigo de entrada e sada e cdigo de sincronizao.


5/8

v) os resultados da simulao so utilizados para verificar se o projeto atende as especificaes daaplicao.

vi) avalia os resultados da simulao para ter uma estimativa de rea, consumo, dentre outros fatores.

14) Particionamento hardware/software separar o que ser implementado no hardware e no software.Alto custo em hardware ou programabilidade visando configurao de parmetros ou expanso futura defuncionalidade, so associadas para implementao em software. Operaes que tenham requisitoscrticos de velocidade de execuo so associadas para implementao em hardware.

15) Simulao faz o hardware sumulado rodar o software gerado

16) conjunto de ferramentas e representao para auxilio ao projeto como modelagem, simulao,gerao de cdigos, estimativas e sntese. O Quartus II faz parte desta metodologia pois realiza todasessas especificaes tratadas anteriormente.

17) Conjunto de dados e instrues relacionando suas funes temporais de suas instrues pelos blocosestruturais da arquitetura projetada. Analisando seus resultados das simulaes realizadas.

18) No exige manipulao de dados complexos, pode ser implementada a partir de uma arquiteturaderivada da FSM. A FSM de Moore no necessita de um sinal de entrada na funo de sada, ela gerauma sada para cada estado da mquina, a FSM de Mealy tem um sinal de entrada tanto para a entradaquanto para a sada, dependendo do sinal de entrada em conjunto com a funo de sada para gerar osinal de sada, as duas arquiteturas usam registradores entre os estados para gravar temporariamenteseus valores entre cada estado.

19) Sistemas nos quais operaes pr-definidas so repetidas para diferentes conjuntos de dados,fornecidos periodicamente ao sistema.

20) Quando a arquitetura associa uma ULA (unidade lgica aritmtica) exclusiva para cada operaorealizada sobre um fluxo de dados ou quando um sinal de clock responsvel pelo posicionamento dedados em cada estgio do pipeline, no necessitando da unidade de controle.

21)

22) Este uniprocessador de propsito geral constitudo de uma unidade de controle para controlar cadaestado da FSM do processador, esta maquina de estado finita segue a arquitetura de Mealy, os sinais de

entrada para a unidade de controle so enviadas de um registrador de status e logo depois so enviadospara um registrador de controle, o qual envia os sinais de para cada estado do processador.

23) A principal diferena entre as arquiteturas RISC e CISC esta no conjunto de instrues, a CISC temum conjunto de instrues mais complexo, aumentando assim o tamanho do hardware e com isso o custoda produo, alem do tempo gasto para realizar uma operao. A arquitetura RISC tem um conjuntomenor de instrues mas uma velocidade de processamento maior que CISC.


6/8

24) No inicio da dcada de 70, computadores usavam memria de ncleo magntico para armazenar ocdigo do programa, memria cara e lenta, o processo de compilao era lento e a sada gerada no eraotimizada, cdigo grande equivale a projeto caro. A tecnologia empregada no projeto de circuitos no iniciode 70 alcanavam densidades muito baixas em relao s atuais, na mdia de 100 a 3000 transistores.Como a memria era mais lenta que o processador era necessrio menos acessos a memria e aumento

das instrues para diminuir complexidade no compilador. Com o melhoramento da velocidade damemria e o aumento de 3000 para 100.000 transistores o projeto necessitava de uma maior velocidadede processamento, utilizando a tcnica de pipeline para aumentar velocidade, com isso problemasapareciam na CISC como variaes no ciclo de clock de instruo para instruo, com isso surge aarquitetura RISC no intuito de reduzir o tamanho do ciclo de clock, diminuir nmero de ciclos gastos porinstruo e implementar o pipeline com uma maior eficincia.

25) Porque utiliza algumas instrues CISC e outras RISC deixando o processador compatvel comqualquer cdigo. Porque muitos programas tinham seus cdigos voltados para uma implementao CISC,como uma um modelo base, se s tivesse instrues em RISC iriam perder mercado, um grande problemapara qualquer negocio.

26) um conjunto de instrues para cada estgio do pipeline, como busca da instruo, decodificao,busca de operandos, execuo e armazenamento de rezutados.

27) Um compilador serve para traduzir sentenas de programao escritas em uma linguagem de altonvel em cdigo na linguagem assembly, para que o processador entenda o programa.

28) 1 : usa o endereo armazenado em PC para ler a instruo da memria e colocar no registrador deinstruo (IR).

2 : IR utilizado pelo circuito de seleo de endereo para determinar a posio da primeira palavra

de controle referente a instruo na memria microprogramada.3 : endereo desta primeira palavra de controle armazenado no registrador MPC.4 : a palavra de controle lida da memria microprogramada e, ento, utilizada no datapath, em

operaes como, transferncia de dados entre registradores.5 : concorrentemente ao passo 4, o registrador MPC incrementado para selecionar a prxima

palavra de controle da instruo.6 : repete-se os passos 4 e 5, at o final da execuo da instruo.

29) 1 : instrues distintas podem apresentar um nmero diferente de palavras de controle.2 : a memria microprogramada relativamente lenta comparada aos demais componentes da

arquitetura, impondo ciclos de clock longos.

3 : dificuldades dos compiladores em mapear construes da linguagem de alto nvel eminstrues complexas da mquina CISC, por causa de diferenas entre tais construes e o conjunto deinstrues disponvel.

4 : projetistas de compiladores utilizavam um conjunto maior de instrues simples para representaruma dada construo na linguagem de alto nvel.


7/8

30) So circuitos combinacionais alimentados por registradores carregados por um sinal de clock. A cadaciclo de clock uma unidade de controle realiza suas operaes, em quanto uma executa a outra decodificae outra busca tudo no mesmo pulso de clock, aumentando a velocidade do processador.

31) Para aumentar a velocidade de processamento e diminuir problemas quando houvesse um hazard decontrole, dados ou estrutural, como em um desvio incondicional.

32) Porque o acesso a memria era um problema, pois as memrias trabalhavam em uma velocidademenor em comparao aos outros componentes da arquitetura, acessa pouco a memria colocando osdados em registradores. So elas store e load.

33) Modos de endereamento: o modo de endereamento CISC realizado entre memrias semendereamento pelos registradores, direto na memria. A RISC usa modos de endereamentos simples es realiza dois acessos a memria, os outros so pelos registradores, diminuindo o lento fluxo de dadosentre memria e processador.

Suporte para HLLs: como a CISC tem um maior hardware, estas instrues so realizadas pelohardware em quanto na RISC o software realiza operaes mais complexas.

A CISC tenho um conjunto maior de instrues no intuito de diminuir o cdigo e elevar o ciclo de clockem quanto a RISC reduz o conjunto de instrues aumentando o cdigo.

34) Fluxo de instrues corresponde a qualquer seqncia de instrues executadas por uma dadaunidade de processamento, fluxo de dados uma seqncia de dados referenciados por um dado fluxo deinstrues.

A arquitetura SISD tem um sistema convencional com uma nica CPU e podem ter maisde uma unidade funcional. A arquitetura SIMD executa uma mesma instruo sobre diferentes fluxos de dados. A arquitetura MISD composta de vrios fluxos de instrues atuarem sobre um nico

fluxo de dados. A arquitetura MIND so mquinas que executam vrios fluxos de instrues sobrediferentes fluxos de dados, ao mesmo tempo.

35) A arquitetura SISD comporta um nico fluxo de instruo, o qual executado serialmente, instruoaps instruo, todas sob a superviso de uma nica unidade de controle. EX: Estaes de trabalho.

36) Os processadores vetoriais so mquinas que possuem um conjunto de processadores que operam de forma paralela esncrona, executando normalmente a mesma funo. Os processadores de uma mquina vetorial so chamados de Unidadesde Processamento (EP) e trabalham sob a superviso de uma nica Unidade de Controle (UC). As mquinas vetoriaisrepresentam a classe de arquitetura SIMD (Single Instruction Multiple Data) da classificao de Flynn.

37) Na memria compartilhada h um nico espao de endereamento, um mesmo endereo pode seracessado por diferentes unidades de processamento, a memria usada para comunicao implcita. Nano compartilhada h mltiplos espaos de endereamento, endereo exclusivo para cada unidade deprocessamento, um mesmo mdulo de memria pode ser subdividido em vrios espaos deendereamento.

38) A memria distribuda implementado em vrios mdulos, cada qual prximo a uma unidade deprocessamento, pode ser compartilhada ou no compartilhada. As memrias centralizadas so memrias


8/8

eqidistantes das unidades de processamento, independente de ter sido implementada em um ou vriosmdulos, pode ser compartilhada ou no compartilhada.

39) Sim

40) Mquinas vetoriais uniprocessadoras possuem um nico processador vetorial, em quanto namultiprocessadoras usam vrios processadores vetoriais.

41) A memria pipelinizada quando vrios bancos com igual nmero de endereos, com acesso paraleloaos dados presentes no mesmo endereo em diferentes bancos (vetor de dados), os componentes decada vetor de dados so transferidos serialmente para registradores vetoriais, atravs do pipeline dememria. Faz a conexo com vrios membros da arquitetura (processador, cach), ao mesmo tempo.

42) Processadores matriciais executam a mesma instruo ao mesmo tempo, sobre itens de dadosprovenientes de diferentes memrias, realizando o trabalho em conjunto com processador de controle eprocessadorfront-end.

43) At hoje no se conhece qualquer mquina comercial que tenha sido construda com estaarquitetura.

44) Multiprocessadores tem espao de endereamento nico, independentemente da memria sercentralizada ou distribuda, as unidades de processamento acessam a memria compartilhada atravs deuma rede de interconexo. Em multicomputadores so usados mltiplos espaos de endereamento, cadan de processamento possui um mdulo de memria de acesso exclusivo s unidades de processamentodo n, em que um n de processamento no pode acessar diretamente posies de memria de outro n.

45) Os multiprocessadores UMA a memria centralizada em quanto ns multiprocessadores NUMA amemria distribuda, sendo que na arquitetura NUMA pode aver um conjunto entre memria principal e

cache ou somente cache.46) A arquitetura COMA (cache-only Memory Architecture), as memorias locais so organizadas comocache. A arquitetura CC-NUMA ( cach coherency NUMA), existe um hardware especifico para coernciaentre caches.

47)

copy of lista de exercícios sd

Documents