conversores cc-cc bidirecionais prof. ivo barbi

ELETRNICA DE POTNCIA

CONVERSORES CCCC

BIDIRECIONAIS

Prof. Ivo BarbiAgosto de 2015

Este texto rene os relatrios das atividades realizadas

pelospsgraduandosquecursaramadisciplinaConversoresCCCCBidirecionais,queministrei em 2014,no Programade PsGraduaoemEngenhariaEltricadaUFSC.

Florianpolis,agostode2015.

Prof.IvoBarbi

Universidade Federal de Santa Catarina

Programa de Ps-Graduao em Engenharia Eltrica

INEP - Instituto de Eletrnica de Potncia

TRABALHO 01

Determinao da Funo de Transferncia do Conversor 01 com Filtro LC

Aluno: Davi Rabelo Joca e Jssica Santos Guimares

Disciplina: Conversores Estticos CC-CC Bidirecionais

Prof.: Ivo Barbi

Fortaleza, 27 de maro de 2014.

1. Objetivos

Neste trabalho, apresentado o desenvolvimento para se obter o ganho esttico e dafuno de transferncia (FT) do conversor CC-CC bidirecional 01 com filtro de entrada tipo LC.

2. Introduo

Na Fig. 1 apresentado o conversor 01, discutido no primeiro captulo da disciplina deconversores estticos CC-CC bidirecionais.

Esta topologia composta por uma fonte de entrada de tenso contnua V1, um filtro deentrada composto pelo indutor filtro LF, resistncia de amortecimento RF e capacitor filtro CF, doisinterruptores S1 e S2 (com resistncia intrnseca RS), um indutor L e sua resistncia srie RL e umafonte de sada de tenso contnua V2.

O filtro de entrada serve para atenuar os efeitos do chaveamento que causam pulsos nacorrente de entrada. Estes efeitos podem evoluir para sobrecorrentes nos interruptores,contribuindo para a reduo de sua vida til e, at mesmo, na sua destruio.

Entretanto, sua utilizao acarretar na mudana da funo de transferncia iL/d(s).

Fig. 1 - Conversor CC-CC bidirecional 01.

2.1. Etapas de Operao

Devido sua aplicao na bidirecionalidade do fluxo de potncia, os conversoresbidirecionais devero sempre operar em modo de conduo contnua.

Nas Figs. 2 e 3 so apresentadas as duas etapas de operao do conversor CC-CC 01(sem o filtro de entrada) e na Fig. 4, suas principais formas de onda.

Fig. 2 - Primeira etapa de operao (0, D.T).

Fig. 3 - Segunda etapa de operao (D.T, T).

Fig. 4 - Principais formas de onda do conversor CC-CC 01.

2.2. Clculo do Ganho Esttico

O ganho esttico pode ser determinado de diversas formas, uma delas atravs da tensomdia no indutor que dever ser igual a zero. Abaixo est descrito o desenvolvimento.

VLmdia 0=

V1 V2

T

D T V2 1 D( ) T 0=

GeV2V1

= D= (para 0 < D < 1) 1( )

2.3. Clculo da Indutncia

O valor da indutncia pode ser determinado por meio do mdulo da tenso no indutor emum intervalo de tempo, como descrito abaixo.

VL L tid

d= L

iLT

=

Como, V2 D V1=

Observa-se que:

VL V1 V2= ou VL V2=|e e

T D T= | T 1 D( ) T=

|V2 L

iLT

=V1 V2 LiLT

=|

| D V1 LiL

1 D( ) T=V1 D V1 L

iLD T=

|V1 1 D( ) L

iLD T=V1 1 D( ) L

iLD T= |

Por ambas as formas, possvel determinar o valor da indutncia, dada por (2):

LV1 D 1 D( )

iL f= 2( )

3. Obteno do Circuito Equivalente

A partir da Fig. 1, observa-se que o conversor possui dois estadostopolgicos, com trs variveis cada, apresentados nas Figs. 5 e 6, respectivamente.

Fig. 5 - Estado topolgico 1: intervalo (0, D.T).

Fig. 6 - Estado topolgico 2: intervalo (D.T, T).

Analisando as Figs. 5 e 6 e utilizando as leis de Kirchhoff, so levantadas as seguintesequaes para o estado topolgico 1:

V1 LF ti1

dd

RF i1 VC= 3( )

VC L tiL

dd

RS RL iL V2= 4( )

CtVC

dd

i1 iL= 5( )

E para o estado topolgico 2:

V1 LF ti1

dd

RF i1 VC= 6( )

0 LtiL

dd

RS RL iL V2= 7( )

CtVC

dd

i1= 8( )

Considerando:

R RS RL=

Organizando as equaes (3-8) para o modelo de espao de estados:

Estado topolgico 1

ti1

dd

RFLF

i11

LFVC

V1LF

= 9( )

tiL

dd

RL

iL1L

VCV2L

= 10( )

tVC

dd

1C

i11C

iL= 11( )

Estado topolgico 2

ti1

dd

RFLF

i11

LFVC

V1LF

= 12( )

tiL

dd

RL

iLV2L

= 13( )

tVC

dd

1C

i1= 14( )

Para se obter o circuito equivalente do conversor (modelo de valores mdios quaseinstantneos), multiplicam-se as equaes do estados topolgicos 1 e 2 por seus respectivosintervalos de operao, D e (1-D), e somando estas equaes equivalentes. Por fim, aplicam-se asperturbaes e diferenciais. A seguir descrito este desenvolvimento.

Multiplicando-se (9) por D, (12) por (1-D) e somando-as:

Dti1

dd

D RF

LF i1

DLF

VCD V1

LF=

+1 D( )

ti1

dd

1 D( ) RF

LF i1

1 D( )LF

VC1 D( ) V1

LF=

__________________________________________________

ti1

dd

RFLF

i11

LFVC

V1LF

= 15( )


DtiL

dd

D RL

iLDL

VCD V2

L=

+1 D( )

tiL

dd

1 D( ) RL

iL1 D( ) V2

L=

__________________________________________________

16( )tiL

dd

RL

iLDL

VCV2L

=


DtVC

dd

DC

i1DC

iL=

+1 D( )

tVC

dd

1 D( )C

i1=

__________________________________________________

tVC

dd

1C

i1DC

iL= 17( )

Reescrevendo (15) e (17), encontram-se (18) e (19) com as quais pode-se obter o primeiroramo do circuito equivalente de valores mdios quase instantneos, visto pela fonte de entrada V1conforme mostram as Figs. 7 e 8:

LF ti1

dd RF i1 VC V1=

V1 VC RF i1 LF ti1

dd= 18( )

CtVC

dd i1 D iL= 19( )

Fig. 7 - Primeiro ramo do circuito equivalente visto pela fonte de entrada V1.

Fig. 8 - Segundo ramo do circuito equivalente visto pela fonte de entrada V1.

Reescrevendo (16), obtm-se (20) que determina o segundo ramo do circuito:

LtiL

dd R iL D VC V2=

LD t

iLdd

RD

iL VCV2D

=

L

D2 tD iL dd

R

D2D iL VC

V2D

= 20( )

A Fig. 9 representa o circuito equivalente completo de valores mdios quase instantneos ea Fig. 10 representa o mesmo circuito em regime permanente.

Fig. 9 - Circuito equivalente completo visto pela fonte de entrada V1.

Fig. 10 - Circuito equivalente completo visto pela fonte de entrada V1 em regime permanente.

Uma outra manipulao matemtica poderia ser feita de forma a ser obtido um outro circuitoequivalente, visto da fonte de sada V2. Reescrevem-se (16) e (17) e obtm-se (21) e (22) dasquais j pode ser observado como representado um primeiro ramo do circuito equivalente (Figs.11 e 12):

D VC V2 R iL L tiL

dd= 21( )

D iL i1 C tVC

dd=

22( )iLi1D

C

D2 tD VC dd=

Fig. 11 - Primeiro ramo do circuito equivalente visto pela fonte de entrada V2.

Fig. 12 - Segundo ramo do circuito equivalente visto pela fonte de entrada V2.

Reescrevendo a equao (15), tem-se:

V1 VC LF ti1

dd RF i1=

D V1 D VC D LF ti1

dd D RF i1=

D V1 D VC D2 LF t

i1D

dd D2 RF

i1D

= 23( )

A Fig. 13 representa o circuito completo do circuito equivalente de valores mdios quaseinstantneos e a Fig. 14 representa o mesmo circuito em regime permanente.

Fig. 13 - Circuito equivalente completo visto pela fonte de entrada V2.

Fig. 14 - Circuito equivalente completo visto pela fonte de entrada V2 em regime permanente.

4. Obteno da Funo de Transferncia iL(s)/d(s)

So consideradas as seguintes variveis de estados que sofrero perturbao:

i1 I10 i1

=

iL IL0 iL

=

VC VC0 vC

=

D D0 d

=

Aplicam-se as perturbaes e Laplace em (15):

tI10 i1

d

d

RFLF

I10 i1

1LF

VC0 vC

V1LF

=

ti1d

d

RFLF

i1

1LF

vC=

s i1 s( )

RFLF

i1 s( )

1LF

vC s( )=

sRFLF

i1 s( )

1LF

vC s( )= 24( )


tIL0 iL

d

dRL

IL0 iL

D0 d

L

VC0 vC

V2L

=

tiLd

dRL

iL

D0 vC d

VC0

L=

s iL s( ) R

L iL s( )

D0 vC s( ) d s( )

VC0

L=

25( )sRL

iL s( )

D0 vC s( ) d s( )

VC0

L=


tVC0 vC

d

d1C

I10 i1

D0 d

C

IL0 iL

=

tvCd

d1C

i1

D0C

iL

IL0 d

C=

s vC s( )1C

i1 s( )D0C

iL s( )

IL0 d s( )

C= 26( )

Algumas manipulaes matemticas so realizadas para que se obtenha a funo detransferncia final iL(s)/d(s). Inicia-se reescrevendo (24):

i1 s( ) vC s( )

RF LF s= 27( )

(25):

vC s( ) R L s( ) iL s( )

D0

VC0 d s( )

D0= 28( )

E tambm (26):

s C vC s( ) i1 s( )

D0 iL s( ) IL0 d s( )

=

s C vC s( ) i1 s( )

D0 iL s( )

IL0 d s( )

=

vC s( )i1 s( )

D0 iL s( ) IL0 d s( )

s C= 27( )

Substituindo (25) e (26) em (27), tem-se:

R L s( ) iL s( )

D0

VC0 d s( )

D0

R L s( ) iL s( )

D0

VC0 d s( )

D0

RF LF s

D0 iL s( ) IL0 d s( )

s C=

Simplificando (24), obtem-se:

iL s( )

d s( )

VC0 D0 IL0 RF C RF VC0 D0 IL0 LF s C LF VC0 s2R D0

2 RF

L D0

2 LF C RF R

s C L RF C LF R s

2 C L LF s3

=

28( )

Considerando a condio de regime permanente, de (23) obtm-se que:

VC0 V1 D0 RF IL0= 29( )

Substituindo (29) em (28):

iL s( )

d s( )

V1 2 D0 IL0 RF C V1 RF C D0 IL0 RF2

D0 IL0 LF

s C LF V1 C D0 IL0 LF RF s

2

R D02 RF

L D0

2 LF C RF R

s C L RF C LF R s

2 C L LF s3

=

5. Exemplo de Projeto

5.1. Especificaes de ProjetoV1 100

V2 50

D0V2V1

D0 0.5

IL0 10

fs 40000

I IL0 15 % I 1.5

LD0 1 D0 V1

fs I L 416.667 10 6

RL 0.48 RS 0.02

R RL RS R 0.5

5.2. Clculo do Filtro de Entrada

Vc 5

CIL0

4 fs Vc C 12.5 10 6

s f( ) j 2 f jf0fs10

4 103

LF1

4 2 C f02

126.651 10 6

Q 5

RF1Q

LFC

0.637

5.3. Resposta em Frequncia da Planta G1(s)

5.3.1. Consideraes iniciais

j 1 f 1 50 1000000

s f( ) j 2 f

Por ser um conversor bidirecional, a corrente no indutor pode apresentar os dois sentidose, portanto, analisando a funo de transferncia iL(s)/d(s), percebe-se a existncia de duaspossveis equaes para a anlise do controle em malha fechada

Para o sentido de corrente positivo (V1 -> V2):

G1 f( )V1 2 D0 IL0 RF C V1 RF C D0 IL0 RF

2 D0 IL0 LF

s f( ) C LF V1 C D0 IL0 LF RF s f( )

2

R D02 RF

L D0

2 LF C RF R

s f( ) C L RF C LF R s f( )

2 C L LF s f( )3

Para o sentido de corrente negativo (V1

1 10 100 1 103 1 104 1 105 1 10650

33.333

16.667

0

16.667

33.333

50

Gan

ho (d

B) 20 log G1 f( ) 20 log G2 f( ) 0

f

1 10 100 1 103 1 104 1 105 1 106180

150

120

90

60

30

0

G1(s)G2(s)

Fase

() arg G1 f( )

180

arg G2 f( ) 180

f

Fig. 15 - Diagrama de Bode de G1(s) e G2(s).

6. Controle

Para o funcionamento adequado do controle em malha fechada, mostrado na Fig. 16, algunsrequisitos devem ser atendidos, tais como:

Fig. 16 - Esquemtico do circuito com controle.

6.1. Definio da Frequncia de Cruzamento

A frequncia de cruzamento ponto em que o ganho (em dB) do conversor igual a um. Aescolha deve ser feita cautelosamente, pois esta frequncia tambm est diretamente relacionadacom o tempo de resposta ao degrau.

Um dos detalhes mais importantes no projeto o controle de conversores estticos, queesta frequncia deve ser, pelo menos, um quarto da frequncia de chaveamento do conversor. Istose deve s no linearidades ocorridas no funcionamento do conversor medida que a frequnciade cruzamente se aproxima da frequncia de chaveamento, tornando praticamente impossvel suamodelagem e controle.

fcfs25

fc 1600

Utilizando o compensador PI (proporcional e integral), devem ser calculados os parmetrosde (30):

C s( ) KpKis

= 30( )

6.2. Clculo do Ganho Kp

O clculo de Kp (ganho) feito a partir das formas de onda de portadora e da moduladora,como mostram a figura Fig. 17, uma vez que a moduladora proporcional variao de correnteno indutor.

Fig. 17 - Formas de onda da portadora e da moduladora.

Considerando,

Vp 1=

Percebe-se que para que no ocorram pulsos indesejados em um mesmo perodo dechaveamento, a derivada da moduladora dever ser menor que a derivada da portadora. Assim:

Kpmax I

tVpT

Kpmax I

1 D( ) TVpT

KpmaxVp 1 D( )

I 31( )

Calculando:

Kpmax1 1 D0

I0.333 Kp 0.025

6.3. Clculo da Constante de Integrao Ki

O clculo de Ki (constante de integrao) feita a partir da frequncia do zero docompensador. Este deve ser alocado de acordo com o diagrama de Bode da planta, buscando-sesempre obter elevado ganho em baixas frequncias, uma curvatura de de -20dB e margem de faseentre 45 e 90, estes dois ltimos na frequncia de cruzamento.

Assim, o Ki pode ser determinado por (32):

Ki 2 Kp fz= 32( )

Como o ganho considerado muito pequeno, adotou-se uma frequncia do zero igual afrequncia de cruzamento para acelerar a resposta do sistema. Normalmente, utilizam-se valoresinferiores frequncia de cruzamento.

fz fc fz 1600

Ki 2 Kp fz Ki 251

Desta forma, pode ser calculado o compensador, a margem de fase e obter os diagramasde Bode do conversor com corrente positiva no indutor, G1(s); conversor com corrente negativa noindutor, G2(s); compensador C1(s) e funo de transferncia de lao aberto FTLA(s), mostrados naFig. 18.

C1 f( ) KpKi

s f( ) FTLA f( ) G1 f( ) C1 f( )

1 10 100 1 103 1 104 1 105 1 10650

33.333

16.667

0

16.667

33.333

50

Gan

ho (d

B)

20 log G1 f( ) 20 log G2 f( ) 20 log C1 f( ) 20 log FTLA f( ) 0

f

1 10 100 1 103 1 104 1 105 1 106180

150

120

90

60

30

0

G1(s)G2(s)C(s)FTLA(s)

Fase

()

arg G1 f( ) 180

arg G2 f( ) 180

arg C1 f( ) 180

arg FTLA f( )( )180

f

Fig. 18 - Diagrama de Bode de G1(s), G2(s), C1(s) e FTLA(s).

A margem de fase resultante :

MF3 180180

arg FTLA 1200( )( ) MF3 45.318

0.22455 0.2246 0.22465 0.2247Time (s)

0

1

2

3

4

5i1

7. Simulao e Resultados

A simulao foi feita utilizando o software PSIM, conforme o esquemtico mostrado na Fig. 16,com as especificaes descritas no tpico 5. Os resultados so apresentados a seguir.

Na Fig. 19 so mostradas as formas de onda da moduladora e portadura. Nela possvelvisualizar que a derivada da portadora menor que a derivada da moduladora, garantindo ofuncionamento adequado do chaveamento do conversor.

0.22455 0.2246 0.22465 0.2247Time (s)

0

0.2

0.4

0.6

0.8

1

Vmod Vpor

Fig. 19 - Formas de onda da moduladora e da portadora.

Nas Figs. 20 e 21 so mostradas, respectivamente, as formas de onda da corrente na entradae tenso de sada do filtro. Percebe-se que a corrente na entrada possui um formato contnuo,garantindo que o filtro est corretamente dimensionado, diferentemente do que ocorreria com oconversor sem filtro de entrada, no qual apresentariam pulsos de corrente. J a tenso no capacitorpossui um valor mdio 122 V e com uma variao de tenso de 4 V.

Fig. 20 - Forma de onda da corrente na entrada.

0.2245 0.2246 0.2247Time (s)

80

85

90

95

100

105

110Vc

Fig. 21 - Forma de onda da tenso de sada do filtro.

A Fig. 22 mostra a forma de onda da corrente no indutor e a referncia de corrente da malhade controle, as quais apresentam valores mdios iguais, garantindo seu funcionamento adequado.

0.22455 0.2246 0.22465 0.2247Time (s)

0

2

4

6

8iL Iref

Fig. 22 - Formas de onda da corrente no indutor e referncia de corrente.

Para testar a bidirecionalidade do conversor, uma forma de onda quadrada foi adicionada nareferncia de corrente, a qual condiciona a mudana do sentido da corrente no indutor. Na Fig. 23,nota-se a corrente de entrada com formato contnuo em regime permanente e seguindo a refernciaque proporcionado pela referncia de onda quadrada na corrente.

0.1 0.2 0.3 0.4Time (s)

0

-2

-4

2

4i1

Fig. 23 - Forma de onda da corrente na entrada operando com bidirecionalidade.

A Fig. 24 mostra a tenso de sada do filtro e percebe-se a presena de picos (de at 112 V)na transio de mudana no sentido da corrente no indutor. Esta caracterstica consideradaintrseca utilizao do filtro de entrada LC, sendo ela uma de suas principais desvantagens.

0.1 0.2 0.3 0.4Time (s)

80

90

100

110

120Vc

Fig. 24 - Forma de onda da tenso de sada do filtro com bidirecionalidade.

Na Fig. 25 so mostradas as formas de onda da corrente no indutor seguindo a referncia decorrente quadrada, na qual percebe-se o seu adequado comportamento.

0.1 0.2 0.3 0.4Time (s)

0

-5

5

iL Iref

Fig. 25 - Formas de onda da corrente no indutor e referncia de corrente com bidirecionalidade.

0.245 0.25 0.255 0.26 0.265Time (s)

90

95

100

105

110

115Vc

Por fim, nas Figs. 26, 27 e 28 so mostradas, respectivamente, as formas de onda da tensode sada do filtro, corrente de entrada e corrente no indutor durante a inverso da referncia decorrente no indutor de positiva para negativa. Da mesma forma,nas Figs. 29, 30 e 31,respectivamente, a inverso da referncia de corrente no indutor de negativa para positiva.

Fig. 26 - Forma de onda da tenso de sada do filtro durante a transio da corrente no indutor de positiva ->negativa.

0.245 0.25 0.255 0.26 0.265Time (s)

0

-5

5

i1

0.25 0.255 0.26 0.265Time (s)

0

-5

-10

-15

5

10

15iL Iref

Fig. 28 - Forma de onda da corrente no indutor durante a transio da corrente no indutor de positiva ->negativa.

Fig. 27 - Forma de onda da corrente na entrada durante a transio da corrente no indutor de positiva ->negativa.

0.295 0.3 0.305 0.31 0.315Time (s)

80

85

90

95

100

105

110

115Vc

0.295 0.3 0.305 0.31 0.315Time (s)

0

-5

5

i1

Fig. 29 - Forma de onda da tenso na sada do filtro durante a transio da corrente no indutor de negativa ->positiva.

Fig. 30 - Forma de onda da corrente na entrada durante a transio da corrente no indutor de negativa ->positiva.

0.295 0.3 0.305 0.31 0.315Time (s)

0

-5

-10

-15

5

10

15iL Iref

Fig. 31 - Forma de onda da corrente no indutor durante a transio da corrente no indutor de negativa ->positiva.

8. Concluso

A tcnica utilizada aplicando espao de estado e ponderando as variveis de estado sobre umperodo de chaveamento revela-se uma ferramenta muito conveniente por agregar facilidade evelocidade ao processo de transformao de um circuito no linear em um equivalente linear.

Dessa forma, a anlise dos parmetros de projeto e do controle tornam-se mais simplificadocontrinuindo para a obteno de resultados bastante satisfatrios. Pode-se verificar esta conclusodiante da utilizao de um controlador relativamente simples (proporcional integral) para regular umafuno de transferncia de 3 ordem.

Referncias

[1] BARBI, Ivo. Notas de Aula 1 e 2 - Prof. Ivo Barbi. FLORIANPOLIS: Do Autor, 11 e 13 de maro,2014. 23p.

[2] BARBI, Ivo; MARTINS, Denizar Cruz. Eletrnica de potncia. 4.ed. FLORIANPOLIS: Dos Autores,2011. 377p.

[3] BARBI, Ivo. Eletrnica de potncia. 2. ed. FLORIANPOLIS: Do Autor, 2007. 334p.

UNIVERSIDADE FEDERAL DE SANTA CATARINA

Ps-Graduao em Engenharia Eltrica Centro Tecnolgico

INEP - Instituto de Eletrnica de Potncia

Conversor CC-CC Flying Capacitor, Interleaved

Alunos: Mauro Andr Pagliosa

Jacson Luis de Oliveira

Professor: Ivo Barbi, Dr. Ing.

Florianpolis, Abril de 2014.

1

Sumrio

1. INTRODUO ........................................................................................................................ 2

2. PRINCPIO DE FUNCIONAMENTO DO CONVERSOR ................................................................ 2

3. ANLISE MATEMTICA DO CONVERSOR 6 ............................................................................ 3

3.1 DETERMINAO DO GANHO ESTTICO DO CONVERSOR 6 ................................................................. 4

3.2 ONDULAO DA CORRENTE EM CADA INDUTNCIA: IA = IB = IC ................................................ 5

3.3 ONDULAO DA CORRENTE DE SADA : .................................................................................. 9 3.4 ANLISE DA CORRENTE DE ENTRADA . .................................................................................... 14 3.5 CORRENTE NO CAPACITOR .................................................................................................. 16

4. MODELAGEM DO CONVERSOR ............................................................................................ 17

4.1 CONTROLE DA CORRENTE NO INDUTOR ...................................................................................... 17

4.2 CONTROLE DA TENSO NO CAPACITOR ....................................................................................... 20

4.3 RESULTADOS DE SIMULAO ................................................................................................... 22

4.4 CONSIDERAES SOBRE O SISTEMA DE MALHA FECHADA ............................................................... 27

5. CONCLUSO ........................................................................................................................ 28

2

1. Introduo

Este trabalho apresenta o funcionamento do circuito de potncia do Conversor CC-CC Bidirecional de 3 Nveis Flying Capacitor, Interleaved, as principais formas de onda e a anlise matemtica dos principais parmetros do conversor. A obteno das funes de transferncia para controle do conversor e uma proposta de estratgia de controle sero apresentadas e validadas por simulao.

2. Princpio de Funcionamento do Conversor

O conversor Flying Capacitor, Interleaved de 3 Nveis com 3 Braos (m=3), que neste trabalho ser identificado como Conversor 06, ser estudado como sendo uma combinao dos conversores Flying Capacitor de trs nveis e o conversor Interleaved m=3.

A tabela da Figura 1 mostra cada um dos conversores citados com as suas respectivas regies de operao. Observa-se que o nmero de regies de operao do conversor 6 igual ao mltiplos do nmero de regies de operao dos outros dois conversores citados.

Figura 1 Conversores e suas regies de operao. Os sinais de comando de cada um dos conversores so apresentados na Figura 2

considerando a primeira regio de operao respectiva a cada conversor.

3

3. Anlise Matemtica do Conversor 6

A partir dos sinais do comando apresentados para o conversor 6 possvel fazer a anlise das etapas de operao.

A Figura 3 apresenta as etapas de operao do conversor 6 para a primeira regio de operao, ou seja, para o intervalo onde a razo cclica fica entre 0 e T/6.

Figura 2 Sinais de comando dos interruptores

4

Figura 3 Etapas de operao para D < 1/6. 3.1 Determinao do ganho esttico do conversor 6

O ganho esttico pode ser encontrado analisando a tenso em uma das indutncias do conversor. Como cada indutncia est conectada diretamente em um nico brao do conversor, determina-se a tenso na indutncia analisando o circuito para apenas um nico brao, ou seja, exatamente igual ao conversor Flying Capacitor de 3 nveis. Alm disso, observando a atuao

5

dos interruptores que esto associados ao primeiro brao (S1, S2, S11 e S22), conclui-se que haver duas regies de operao, uma para 0 D 0,5 e outra para 0,5 D 1. Alm disso, devido a simetria nos tempos de comutao entre os interruptores do mesmo brao, conclui-se que a tenso no capacitor associado ao brao tem a metade da tenso de entrada V1.

Ser considerado nesta anlise a regio de operao 0 D 0,5.

Figura 4 Etapas de operao do primeiro brao do conversor 6 operando com D . Observando a forma de onda da tenso VLa e sabendo que seu valor mdio zero,

encontra-se o ganho esttico:

*+,- /20 12 = / *,- 10 22 3-1 5679 :;

6

Utilizando a equao 3-3 no seu respectivo perodo encontra-se a ondulao de

corrente Ia.

/A6 = A BCDEBF = +,- /2 3-5 /A6 = A HEIJ = +,- /2 3-6 KL = *MNO P+-0.IQ.R 3-7

Sendo:

/2 = 1/1 3-8 A equao para IV pode ainda ser expressa como:

KL = W,P-IXI.+,-.R.Q 3-9 Separando o termo

+,-.R.Q da equao 3-9 chega-se a equao da ondulao da corrente no indutor parametrizada:

K_6[[[[[[ = W1 21X1 3-10 A curva mostrada na figura abaixo representa a amplitude corrente parametrizada em cada

indutor em funo da razo cclica para o intervalo 1 D 0,5.

Figura 5 Tenso e corrente no indutor a.

7

Figura 6 Ondulao da corrente na indutncia parametrizada para 0 D 0,5. Para a regio de operao 0,5 D 1 so apresentadas as etapas de operao

observadas apenas para o primeiro brao do conversor.

Figura 7 Etapas de operao observando o primeiro brao do conversor. A Figura 8 mostra as formas de tenso e corrente no indutor A e os sinais de comando dos

interruptores associados ao primeiro brao do conversor.

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 10

0.025

0.05

0.075

0.1

0.125

0.15

0.175

0.2

0.225

0.25

)

d

8

A ondulao de corrente KL para a regio de operao entre 0,5 e 1, obtida de forma semelhante a regio de operao anterior considerando as formas de onda da Figura 8.

No intervalo *1 ,-0 2 a tenso VLa pode ser escrita como: /A6 = A BCDEBF = +,- /2 3-11 /A6 = A HE*IPNO0J =

+,- /2 3-12

KL = W+,P-.+-X.W,PIX-.Q.R 3-13 Sendo:

/2 = 1/1 3-14 A equao para IV pode ainda ser expressa como:

Figura 8 Formas de onda de corrente e tenso no indutor A.

9

KL = W,P-IXW,PIX.+,-.R.Q 3-15 Separando o termo

+,-.R.Q da equao 3-15 chega-se a equao da ondulao da corrente no indutor parametrizada:

K_6[[[[[[ = W1 21XW1 1X 3-16 A curva mostrada na Figura 9 representa a amplitude corrente parametrizada em cada

indutor em funo da razo cclica para o intervalo 0,5 D 1.

Figura 9 Ondulao da corrente na indutncia parametrizada para o intervalo D 1. As curvas de cada regio de operao pode ento ser representadas em um nico grfico

como mostrado na Figura 10.

Figura 10 Ondulao da corrente na indutncia paramentrizada. 3.3 Ondulao da corrente de sada :

A corrente K2 composta pela soma das correntes em cada indutor que esto defasadas entre si de 1200. A Figura 11 mostra o comportamento da corrente K2 para a regio de operao 0 < D < 1/6. Observa-se que a freqncia da corrente K2 o trs vezes maior que a freqncia da

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 10

0.025

0.05

0.075

0.1

0.125

0.15

0.175

0.2

0.225

0.25

)

d

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 10

0.025

0.05

0.075

0.1

0.125

0.15

0.175

0.2

0.225

0.25

10 d

10

corrente em cada indutncia, resultado da combinao dos trs braos, e seis vezes maior que a freqncia de chaveamento, favorecendo assim, o dimensionamento dos indutores de sada.

A exemplo da determinao da ondulao de corrente K6, a ondulao da corrente K2 tambm pode ser determinada por regies de operao, porm, neste caso considerando as seis regies j definidas anteriormente.

Primeira regio de operao: 0 t T/6

A Figura 11 mostra o comportamento da corrente K2 e os sinais do comando para os interruptores, lembrando que os sinais de comando complementares no esto representados nesta figura.

Para este intervalo, podem-se obter os circuitos equivalentes para um perodo da corrente de sada.

Considerando o circuito equivalente para o intervalo DT defini-se o conjunto de equaes mostrado em 3-17:

defeg

+,- /2 = A BCLBF/2 = A BChBF/2 = A BCiBFj 3-17

Somando as trs equaes tem-se:

Figura 11 Corrente de sada para a primeira regio de operao.

11

+,- 3. /2 = A BWCLlChlCiXBF 3-18 Sabendo que:

Figura 12 Etapas de operao para um perodo da corrente de sada com D 1/6.

>2 = >6 + >n + >? 3-19 Ento:

+,- 3. /2 = A BC-BF 3-20 Substituindo o< por < e o>2 por K2 se obtm 3-21:

+,- 3. /2 = A H-F 3-21 No perodo analisado, < = 12, assim pode-se encontrar a expresso para K2:

K2 = W+,Pp+-X.I-.Q.R 3-22 E sabendo que /2 = 1. /1, ento:

K2 = W,PpIX.I.+,-.Q.R 3-23 A ondulao de corrente K2 pode ser ainda expressa na forma parametrizada em funo de +,-.Q.R, portanto:

K2 = W1 61X. 1 3-24 A Figura 13 mostra a curva caracterstica da ondulao da corrente de sada parametrizada em funo da razo cclica para a primeira regio de operao:

12

Figura 13 Ondulao da corrente de sada parametrizada para 0 D 1/6. Seguindo o mesmo procedimento adotado para a regio de operao 0 t T/6, obtm-se a ondulao da corrente de sada para as outras cinco regies.

A Tabela I mostra o resultado das expresses de K2 por regio e parametrizada em funo de +,-.Q.R. Tabela I Ondulao da corrente de sada parametrizada.

K2 parametrizada em funo de +,-.Q.R Regio de operao 1. W1 61X 0 1 16 W61 1X. W1 31X3 16 1 13

W31 1X. W1 21X 13 1 12 W21 1X. W2 31X 12 1 23 W31 2X. W5 61X3 23 1 56 W61 5X. W1 1X 56 1 1

A Figura 14 mostra a curva caracterstica da ondulao da corrente de sada parametrizada em funo da razo cclica para cada regio de operao.

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 10

0.025

0.05

0.075

0.1

0.125

0.15

0.175

0.2

0.225

0.25

)

d

Figura 14 Ondulao da corrPara efeito de comparao, a sada da topologia em estudo e as topologias pr

Observa-se que a ondulao da corrente de sada reduz proporcionalmente ao nmero de regies de operao.

Figura 15

0 0.1 0.2 0.3 0.4 0.50

0.025

0.05

0.075

0.1

0.125

0.15

0.175

0.2

0.225

0.25

d

0 0.1 0.2 0.3 0.4 0.50

0.025

0.05

0.075

0.1

0.125

0.15

0.175

0.2

0.225

0.25

d

Ondulao da corrente de sada parametrizada., a Figura 15 mostra o comportamento da ondulao da corrente de

sada da topologia em estudo e as topologias precursoras.

se que a ondulao da corrente de sada reduz proporcionalmente ao nmero de regies

Ondulao da corrente de sada por conversor.

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 10

0.025

0.05

0.075

0.1

0.125

0.15

0.175

0.2

0.225

0.25

d

0.5 0.6 0.7 0.8 0.9 1

d

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.90

0.025

0.05

0.075

0.1

0.125

0.15

0.175

0.2

0.225

0.25

d

0.5 0.6 0.7 0.8 0.9 1

d 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.90

0.025

0.05

0.075

0.1

0.125

0.15

0.175

0.2

0.225

0.25

d

13

ente de sada parametrizada. mostra o comportamento da ondulao da corrente de

se que a ondulao da corrente de sada reduz proporcionalmente ao nmero de regies

Ondulao da corrente de sada por conversor.

1

1

3.4 Anlise da corrente de

A corrente de entrada est associada aos intervalos de conduo dos interruptores S1, S3 e S5 conforme pode ser observado no circuito da

regies distintas 0 1 ,q, entrada ser realizada para estas regies de operao.que a corrente de entrada K2 a soma das correntes

Figura 16 Regio de operao: 0

Observando os sinais de comando forma de onda da corrente de entradaindutor.

K;1 =O mesmo ocorre para K;2 e K;observado no Figura 17.

A expresso para o clculo do valor eficaz da corrente

K1rR = sqJ tK1rR = K-. s

Regio de operao: ,q

Nesta regio ocorre um intervalo de tempo onde dois interruptores associados a corrente de

entrada esto em conduo, portanto a corrente de entrada

apenas um interruptor est em conduo, sendo ento,

Anlise da corrente de entrada . A corrente de entrada est associada aos intervalos de conduo dos interruptores S1, S3 e S5

bservado no circuito da Figura 16. Estes interruptores operam em trs

, ,q 1 -q e -q 1 1. Portanto, a anlise da corrente de

entrada ser realizada para estas regies de operao. Observa-se pelo circuito do conversor, a soma das correntes K;1, K;2 e K;3.

Circuito para anlise da corrente de entrada. 0 1 ,q,

Observando os sinais de comando para os interruptores S1, S2 e S3 nesta regio, definiforma de onda da corrente de entrada considerando que existe equilbrio de corrente em cada

= K6 = H-q no intervalo de conduo de S1 K;3 nos seus respectivos perodos de conduo conforme pode ser

A expresso para o clculo do valor eficaz da corrente K1, pode ser escrita como:s t *HOq 0- o

15

Figura 17 Corrente nos interruptores S1, S3, S5 e corrente de entrada I1.

Figura 18 Correntes Is1, Is2, Is3 e I1.

16

Regio de operao: -q 1 1,

Nesta regio ocorre um intervalo de tempo onde os trs interruptores associados a corrente de entrada esto em conduo, portanto a corrente de entrada K1 = K2 e um outro intervalo onde dois interruptor esto em conduo, sendo ento, K1 = 2. H-q

3.5 Corrente no capacitor Observa-se no circuito do conversor 6 que a corrente no capacitor est associado a apenas

um par de chaves, no caso do primeiro brao do conversor, pode-se considerar a operao das chaves S1 e S2 para esta anlise.

Figura 19 Correntes Is1, Is2, Is3 e I1 para 2/3 D 1.

Figura 20 Observa-se que haver corrente no capacitor somente se a chave S1 estiver em conduo

ou somente se a chaves S2 estiver conduzindo, nas outras situaes onde S1 e S2 esto conduzindo ou bloqueadas, a corrente no capacitor nula.

Dessa forma, a maior valor de corrente eficaz no capacitor ocorrer para D = 0,5, pois quando ocorre a maior durao no in

A corrente eficaz no capacitor pode ser definida como:

KvrR = Hq4. Modelagem do conversor

O interesse principal do sistema em malha fechada controlar a corrente de sada do conversor. Como estratgia de controle est sendo indutor, que somadas compem a corrente de sadanulo em regime permanente, conversor. Alm da corrente de sada, necessrio garantir a estabilidade de tenso nos capacitores, por isso, outra malha para controle dComo hiptese, ser adotada mais rpida que a malha de controle de tenso para serem considerados dois sistemas desacoplados.

4.1 Controle da corrente

Obteno do circuito equivalente e funo transferncia para o controle de corrente no indutor a (K6) : Para efeito de anlise ser adotada a primeira regio de operao do conversor,

Nesta regio de operao, temconsiderando que a tenso no capacitor constante durante os intervalos de tempo envolvidos.

Circuito para anlise da corrente no capacitor.se que haver corrente no capacitor somente se a chave S1 estiver em conduo e a chaves S2 estiver conduzindo, nas outras situaes onde S1 e S2 esto

conduzindo ou bloqueadas, a corrente no capacitor nula.

Dessa forma, a maior valor de corrente eficaz no capacitor ocorrer para D = 0,5, pois quando ocorre a maior durao no intervalo com apenas uma das chaves em conduo.

A corrente eficaz no capacitor pode ser definida como:

H-q 3-27 Modelagem do conversor

O interesse principal do sistema em malha fechada controlar a corrente de sada do conversor. Como estratgia de controle est sendo proposta uma malha de controle para a corrente em cada

que somadas compem a corrente de sada garantindo estabilidade para o sistema nulo em regime permanente, mesmo na ocorrncia de algum desequilbrio nos parmetros do

Alm da corrente de sada, necessrio garantir a estabilidade de tenso nos outra malha para controle da tenso em cada capacitor

que a dinmica da malha de controle da corrente suficientemente mais rpida que a malha de controle de tenso para serem considerados dois sistemas

Controle da corrente no indutor

Obteno do circuito equivalente e funo transferncia para o controle de corrente no indutor a

Para efeito de anlise ser adotada a primeira regio de operao do conversor,

Nesta regio de operao, tem-se os seguintes estados topolgicos relacionados a corrente considerando que a tenso no capacitor constante durante os intervalos de tempo envolvidos.

17

Circuito para anlise da corrente no capacitor. se que haver corrente no capacitor somente se a chave S1 estiver em conduo e a chaves S2 estiver conduzindo, nas outras situaes onde S1 e S2 esto

Dessa forma, a maior valor de corrente eficaz no capacitor ocorrer para D = 0,5, pois tervalo com apenas uma das chaves em conduo.

O interesse principal do sistema em malha fechada controlar a corrente de sada do conversor. para a corrente em cada

lidade para o sistema e erro mesmo na ocorrncia de algum desequilbrio nos parmetros do

Alm da corrente de sada, necessrio garantir a estabilidade de tenso nos cada capacitor ser empregada.

que a dinmica da malha de controle da corrente suficientemente mais rpida que a malha de controle de tenso para serem considerados dois sistemas

Obteno do circuito equivalente e funo transferncia para o controle de corrente no indutor a

Para efeito de anlise ser adotada a primeira regio de operao do conversor, 0 1 ,p. dos topolgicos relacionados a corrente K6

considerando que a tenso no capacitor constante durante os intervalos de tempo envolvidos.

18

Figura 21 Estados topolgicos para 0 1 ,p.

A forma de onda da tenso Va est representada abaixo:

Figura 22 Forma de onda da tenso Va.

Define-se ento a tenso Va dentro de um perodo de chaveamento considerando os estados topolgicos.

/6 = 1 +,- + Com a equao 3-27 defini

Figura 23 Circuito equivalente para a corrente no indutor a.Lembrando que em termos de valores mdiosK6 = Kn = K?, portanto:

K6 = H-q A funo transferncia para o controle da corrente obtida a partir do circuito equivalent

/1. o + zA6 +Ou ainda:

/1. o >6. W{A

Perturbando a equao 3-29 nos termos de

o = 1 + o| >6 = K6 + }6

Assim, a equao perturbada fica sendo:

/1. ~1 + o| Linearizando a equao 3-32 obtm

/1. ~o| WAplicando a transformada de Laplace controle da corrente no indutor a.

se ento a tenso Va dentro de um perodo de chaveamento considerando os

+ 1 +,- = 1. /1 4-127 defini-se o circuito equivalente visto para a corrente ILa

Circuito equivalente para a corrente no indutor a.Lembrando que em termos de valores mdios, K2 = K6 + Kn

A funo transferncia para o controle da corrente K6 ser definida pela equao 3obtida a partir do circuito equivalente encontrado. .

+ >6. W{A + 2. {X + /2 = 0

W{A + 2. {X /2 = A BCLBF

29 nos termos de D e Ia:

| 4-5 }6 4-6

Assim, a equao perturbada fica sendo:

| WK6 + }6 X. W{A + 2. {X /2 = A BWHLlLXBF 32 obtm-se a equao 3-33.

| W}6 X. W{A + 2. {X = A BWLXBF 4-8 Aplicando a transformada de Laplace na equao 3-33 se chega a funo de transferncia para controle da corrente no indutor a.

19

se ento a tenso Va dentro de um perodo de chaveamento considerando os

1 o circuito equivalente visto para a corrente ILa .

Circuito equivalente para a corrente no indutor a. Kn + K? e que 4-2

ser definida pela equao 3-28 que

4-3

4-4

4-7

funo de transferncia para

/1. 1WX HLWXIWX = QlWQ

Por similaridade, o controle das correntes

4.2 Controle da tenso no capacitor

Observa-se pelo circuito do conversor, que a carga de cada capacitor controlada por apenas um par de chaves, se for considerado o primeiro brao do conversor, podeS1 e S2 como instrumentos de controle da tenso no capacitor 1.

Figura 24 Circuito para obteno da funo de transferncia de controle da tenso no A corrente no capacitor pode ser definida como:

K? = K;1 K;Mas:

K;1 = 1,K6 K;2 = 1-K6

Onde 1, e 1- correspondem a razo cclica das chaves S1 e S2.Ento:

K? = 1,K6 importante lembrar, que emboratem apenas uma varivel de controle que a razo cclica D. Como estratgia de controle, ser admitida uma razo cclica D no valor desta razo cclica (Sendo:

W X K6WX. W{A + 2. {X = A. . K6WX 4-9 +,WQl-.X 4-10

Por similaridade, o controle das correntes Kn e K? consideram a mesma funo de transferncia.Controle da tenso no capacitor

se pelo circuito do conversor, que a carga de cada capacitor controlada por apenas for considerado o primeiro brao do conversor, pode-se definir as chaves

S1 e S2 como instrumentos de controle da tenso no capacitor 1.

Circuito para obteno da funo de transferncia de controle da tenso no capacitor 1. A corrente no capacitor pode ser definida como:

K;2 4-11

4-12 4-13

correspondem a razo cclica das chaves S1 e S2.

1-K6 4-14embora deseje controlar duas variveis (K6 : /?1

tem apenas uma varivel de controle que a razo cclica D. Como estratgia de controle, ser admitida uma razo cclica D determinada pelo controlador de corrente, e uma pequena variao 1) entre as chaves S1 e S2 para o controle da tenso no capacitor

20

10

consideram a mesma funo de transferncia.

se pelo circuito do conversor, que a carga de cada capacitor controlada por apenas se definir as chaves

Circuito para obteno da funo de transferncia de controle da tenso no

11

12 13

14

1), inicialmente se tem apenas uma varivel de controle que a razo cclica D. Como estratgia de controle, ser

de corrente, e uma pequena variao ontrole da tenso no capacitor.

21

1 = +B+ 4-15 Onde / o valor de pico do sinal da portadora e /9o o sinal de controle da corrente na indutncia.

Neste estudo ser adotado / = 1, ento: 1 = /9o 4-16

As razes cclicas para os interruptores S1 e S2 so definidas em 3-43 e 3-44.

1, = /9o + z 4-17 1- = /9o z 4-18 Sendo / o sinal de controle da tenso no capacitor, ento a corrente no capacitor pode ser expressa como:

K? = W/9o + zXK6 W/9o zXK6 4-19 >? = 2. z. K6 4-20

E ainda:

B+iBF = 2. z. K6 4-21 Aplicando a transformada de Laplace se tem a funo de transferncia para o controle da tenso no capacitor.

/WX = 2. /WX. K6 4-22 Ou ainda:

+WX+WX = -.HLv 4-23 Por uma questo de controle e a bidirecionalidade do conversor, ser adotado o mdulo da corrente K6, ento a funo de transferncia para controle da tenso no capacitor fica definida como:

+WX+WX = -.|HL|v 4-24 Por fim, a figura seguinte mostra o diagrama com a estratgia de controle adotada para um brao. Para os outros dois braos necessrio apenas replicar os componentes com as portadoras defasadas de +1200 e -1200.

Figura 25 Estratgia de controle para corrente no indutor e tenso no capacitor visto 4.3 Resultados de Simulao

O circuito de simulao utiliza os parmetros especificados em projeto, para validao do estudo realizado, e encontra-se no apndice deste relatrio.

Comportamento da ondulao das correntes Ia e I2 para variao da razo cclica. Para D = 0,25 ocorre a maior ondulFigura 26 mostra as correntes Ia e I2 para D = 0,25.

Figura Observa-se na Figura 27

nula quando D = 1/6 e D = 1/3.

Observa-se que a corrente de referencia equivale a

composta pela soma das correntes em cada um dos trs indutores.

Estratgia de controle para corrente no indutor e tenso no capacitor visto para um brao. Resultados de Simulao

de simulao utiliza os parmetros especificados em projeto, para validao do se no apndice deste relatrio.

Comportamento da ondulao das correntes Ia e I2 para variao da razo cclica.

Para D = 0,25 ocorre a maior ondulao de corrente, tanto na sada quanto no indutor. A mostra as correntes Ia e I2 para D = 0,25.

Figura 26 - Correntes Ia e I2 para D = 27 e Figura 28 que a ondulao da corrente na sada novamente

nula quando D = 1/6 e D = 1/3.

e que a corrente de referencia equivale a HOq , uma vez que a corrente de sada

composta pela soma das correntes em cada um dos trs indutores.

22

Estratgia de controle para corrente no indutor e tenso no capacitor visto

de simulao utiliza os parmetros especificados em projeto, para validao do

Comportamento da ondulao das correntes Ia e I2 para variao da razo cclica.

ao de corrente, tanto na sada quanto no indutor. A

que a ondulao da corrente na sada novamente

, uma vez que a corrente de sada

23

Figura 27 Correntes Ia e I2 para D = 1/6.

Figura 28 Correntes Ia e I2 para D = 1/3 A Figura 29 mostra que a ondulao da corrente no indutor e na sada do conversor nula

para D = 0,5, conforme demonstrado matematicamente.

Figura 29 Correntes Ia e I2 para D = 1/2. Corrente de entrada I1.

A corrente de entrada mostrada para trs regies da razo cclica (0 1/3), (1/3 2/3) e (2/3 1).

Pode-se observar o aumento do valor mdio da corrente de entrada com o incremento da razo cclica para um mesmo valor da corrente de sada.

24

Figura 30 Corrente de entrada I1 e sada I2 para D 1/3.

Figura 31 Correntes I1, W1/3X.I2, W2/3X.I2 e I2 para 1/3 D 2/3.

Figura 32 - Correntes I1, W1/3X.I2, W2/3X.I2 e I2 para 2/3 D 1.

Figura 33 Sinais de comando, correntes I1 e I2 para D = 2/3.

25

A Figura 34 mostra os sinais de comando para uma razo cclica inferior 1/3, as correntes em cada indutor e a corrente de sada. fcil observar que a corrente de sada composta pela soma das correntes dos indutores.

Figura 34 Correntes nos indutores de sada. A Figura 35 mostra a corrente de sada seguindo a referencia com erro nulo e

comprovando a caracterstica de bidirecionalidade do conversor.

Figura 35 Corrente de sada com inverso de sentido. O sinal de comando para o interruptor S1, a sua portadora e o seu sinal de controle esto

apresentados na Figura 36.

Figura 36 Sinais de comando para a chave S1. Para testar a malha de controle da tenso nos capacitores, o conversor foi simulado com

tenses iniciais desequilibradas para os capacitores. Observa-se na Figura 37 que ocorreu o equilbrio destas tenses indicando um bom desempenho da estratgia de controle para a tenso.

26

Figura 37 Tenso nos capacitores Wdesequilbrio inicial de tensoX. A Figura 38, Figura 39 e Figura 40 mostram o comportamento da corrente no capacitor

comprovando que a maior corrente eficaz que circula por este componente ocorre para D = 0,5.

Figura 38 Corrente no capacitor para D < 1/2.

Figura 39 Corrente no capacitor para D = 1/2.

27

Figura 40 Corrente no capacitor para D > . 4.4 Consideraes sobre o sistema de malha fechada

Inicialmente se tentou controlar a corrente de sada atravs de um controlador nico de corrente monitorando a prpria corrente de sada. Para isso, obteve-se a funo de transferncia considerando o desacoplamento do controle da corrente de sada em relao ao controle de tenso nos capacitores. A funo de transferncia para controle da corrente de sada obtida de forma simplificada dada por 4-26.

HLWXIWX = +,DlWDO.X 4-25 A mesma estratgia de controle de corrente apresentada anteriormente foi empregada para

controlar a corrente de sada.

Os resultados de simulao apontaram que est havendo interao entre a malha de controle da corrente de sada e a malha de controle da tenso no capacitor, portanto, no validando este modelo de controle. A Figura 41 mostra o comportamento da corrente de sada e a tenso em cada um dos trs capacitores.

Com base nos resultados encontrados por simulao, sugere-se que a funo de transferncia para controle da corrente de sada, atravs de um nico controlador de corrente, seja obtida considerando a presena dos capacitores no modelo e no como dois sistemas desacoplados como inicialmente adotado.

28

Figura 41 Corrente de sada e tenso nos capacitores. 5. Concluso

Os resultados de simulao mostraram que a estratgia adotada para o controle da corrente de sada, atravs do controle da corrente em cada indutor, e o equilbrio da tenso nos capacitores foi vlida, inclusive para os dois sentidos da corrente. Porm, se o controle de corrente for determinado apenas pelo monitoramento da corrente de sada, dever ser considerado a interferncia dos capacitores nos parmetros da funo de transferncia.

As formas de onda apresentadas e as equaes obtidas na anlise terica do conversor tambm foram validadas por simulao. Os parmetros de operao definidos para o conversor esto especificados na planilha de projeto no apndice deste relatrio, e tambm foram validados pelos resultados de simulao.

Embora no tenha sido discutido ao longo do trabalho, o conversor apresentado soma os benefcios do conversor Flying Capacitor com os do conversor Interlvead em termos de esforos nos semicondutores e dimensionamento dos indutores, e amplia o benefcio da reduo de ondulao da corrente de sada.

APNDICE

DISCIPLINA: CONVERSORES CC-CC BIDIRECIONAISPROFESSOR: IVO BARBIALUNOS: MAURO ANDR PAGLIOSA JACSON LUIS DE OLIVEIRA

Conversor CC-CC Flying Capacitor Interleaved m = 3

Parmetros definidos:

IL 1:= A V 0.005:= %

I2 10:= Afs 20000:= Hz

RL 0.1:=Vo 1000:= VRs 0.05:=

Vi 2000:= V

______________________________________________________________________________

Valor de capacitancia mnima do capacitor:

Vc

Vi V

2:=

D 0.5:= considerao para o pior caso de ondulao de tenso no capacitor: D=0,5

Vc 5= V

CI2 D

3fs Vc:=

C 1.667 105

= F

Corrente Eficaz no Capacitor:

IC

I2

3:=

IC 3.333= A

Ser adotado um capacitor de C = 50 uF

_______________________________________________________________________________

Valor da indutancia do indutor L para o pior caso da ondulao da corrente de sada I2: D= 1/12para a primeira regio de operao:

D1

12:=

L1 6 D( ) D Vi 2 fs IL

:= expresso para a primeira regio de operao: 0 < D < (1/12)

L 2.083 103

= H

_________________________________________________________________________________

Definio do Modelo da planta da malha de corrente de entrada IL(S)/D(S)

f 1 10, 10000..:=

j 1:=

s f( ) j 2 f:=

Leq L:=

Req RL 2 Rs+( ):=

G f( )Vi

s f( ) Leq Req+:= Funo de transferencia para controle da corrente no

indutor

Gmod f( ) 20 log G f( )( ):= onde: G(S) = Is(S) / D(S)

p

Req

Leq

:=

fp

p

2 :=

fp 15.279= Hz Frequencia do polo de G(S)

Resposta em frequencia da planta:

1 10 100 1 103

1 104

0

20

40

60

Gmod f( )

f

________________________________________________________________________________

Controlador da corrente no indutor por brao IL(S)/D(S)

Vp 1:= tenso de pico do dente de serra do modulador

Kp_max 2.VpD

IL

:=

Kp_max 0.167= valor mximo do ganho proporcional do controlador (PI)para uma portadora triangular

Pelo modelo da planta um Integrador pode ser suficiente.

fc

fs

8:=

fc 2.5 103

= frequencia mxima de cruzamento por zero

fz

fc

30:= frequencia do zero do compensador definida em 30 vezes

menor que a frequencia de cruzamento. Este valorproporcionou uma boa margem de fase.

GfcdB Gmod fc( ):=

GfcdB 35.723= ganho em dB da planta na frequencia de cruzamento

Gs1

Vp

:=

Gs 1= ganho do modulador (dente de serra)

GsdB 20 log1

Vp

:=

GsdB 0= em dB

Gsensor 1:= ganho do sensor de corrente da entrada

GsensordB 20 log Gsensor( ):=

GsensordB 0= em dB

Determinao do ganho do compensador para atingir a fc no ponto especificado:

Cfcdb GfcdB GsdB GsensordB:=

Cfcdb 35.723= ganho do compensador em dB

Kp 10

Cfcdb

20:=

Kp 0.016= ganho Kp inferior ao Kp mximo

Ki fz Kp 2 :=

Ki 8.568= ganho Ki

1

Ki

:=

constante de tempo integradora 0.117=

C f( ) Kp

Ki

s f( )+:= funo transferencia do controlador P+I

Cmod f( ) 20 log C f( )( ):=

FTMA f( ) G f( ) C f( ):=

FTMAdB f( ) 20 log FTMA f( )( ):=

RESPOSTAS DA PLANTA, DO COMPENSADOR E DO SENSOR DE CORRENTE

1 10 100 1 103

1 104

100

0

100

FTMAdB f( )

f

GFTMA.fc FTMAdB fc( ):=

GFTMA.fc 4.823 103

= Ganho em MA na frequencia de cruzamento(2,5 kHz) aproximadamente zero

FASE DO SISTEMA EM MALHA ABERTA PARA CONTROLE DA CORRENTE NO INDUTOR

1 10 100 1 103

1 104

180

160

140

120

100

180

arg FTMA f( )( )

f

_______________________________________________________________________________

Modelo da planta para controle da tenso no capacitor:

Lembrando que:

C 50 106

:= F

G2 f( )2

s f( ) C:= funo de transferencia da planta para controle da tenso

Gmod2 f( ) 20 log G2 f( )( ):=

Vp 1:= tenso de pico do dente de serra do modulador

fc2

fc

100:=

fc2 25= frequencia mxima de cruzamento por zero definida em100 vezes menor que a frequencia de cruzamento dosistema em malha aberta para controle de correnteGfcdB2 Gmod2 fc2( ):=

GfcdB2 48.119= ganho em dB da planta na frequencia de cruzamento

Gs1

Vp

:=

Gs 1= ganho do modulador (trinagular)

GsdB 20 log1

Vp

:=

GsdB 0= em dB

Gsensor 0.01:= ganho do sensor de corrente da entrada

GsensordB 20 log Gsensor( ):=

GsensordB 40= em dB

______________________________________________________________________________

Determinao do ganho do compensador para atingir a fc no ponto especificado:

Pela caracterstica da planta de tenso, supem-se que um ganho ser suficinte para controlar atenso

Cfcdb2 GfcdB2 GsdB GsensordB:=

Cfcdb 35.723= ganho do compensador em dB

Cfc2 10

Cfcdb2

20:=

Cfc2 0.393=

Kp2 Cfc2:= constante de integrao do compensador para obter a fcno ponto especificado

Kp2 0.393=

controlador proporcional (P)C2 f( ) Kp2:=

Cmod2 f( ) 20 log C2 f( )( ):=

FTMA2 f( ) G2 f( ) C2 f( ) Gsensor:=

FTMAdB2 f( ) 20 log FTMA2 f( )( ):=

RESPOSTAS DO SISTEMA EM MALHA ABERTA PARA CONTROLE DA TENSONOS CAPACITORES

1 10 100 1 103

1 104

100

50

0

50

100

FTMAdB2 f( )

f

GFTMA2.fc2 FTMAdB2 fc2( ):=Ganho em MA na frequencia de cruzamento(25 Hz) aproximadamente zeroGFTMA2.fc2 3.857 10

15=

INSTITUTO DE ELETRNICA DE POTNCIA

Departamento de Engenharia Eltrica

Centro Tecnolgico

UNIVERSIDADE FEDERAL DE SANTA CATARINA

CONVERSOR CC-CC BIDIRECIONAL BUCK+BOOST FLYING

CAPACITOR INTERLEAVED

Disciplina: Conversores Estticos cc-cc Bidirecionais

Alunos: Francisco Jos Barbosa de Brito Jnior

Ronny Glauber de Almeida Cacau

Professor: Ivo Barbi, Dr. Ing.

Florianpolis, 23 de Abril de 2014.

Caixa Postal 5119, CEP: 88.040-970 - Florianpolis - SC

Tel. : (048) 331.9204 - Fax: (048) 234.5422 Internet: www.inep.ufsc.br

http://www.inep.ufsc.br/

Instituto de Eletrnica de Potncia

Conversores Estticos cc-cc Bidirecionais

2

NDICE

1 INTRODUO ....................................................................................................................................................... 3

2 ANLISE TERICA DO CONVERSOR CC-CC BIDIRECIONAL BUCK+BOOST FLYING CAPACITOR INTERLEAVED ................................................................................................................................................................ 6

2.1 ESTRATGIA DE MODULAO............................................................................................................................... 6 2.2 ESTADOS TOPOLGICOS ........................................................................................................................................ 7 2.3 PRINCIPAIS FORMAS DE ONDA .............................................................................................................................. 9 2.4 GANHO ESTTICO ............................................................................................................................................... 11 2.5 TENSO MDIA NA SADA DE CADA BRAO ....................................................................................................... 11 2.6 CORRENTE MDIA NOS CAPACITORES ................................................................................................................ 13 2.7 ONDULAO DE CORRENTE TOTAL IT ................................................................................................................. 14

2.7.1 Regio 1 (0 < D < 1/4) ............................................................................................................................. 14 2.7.2 Regio 2 (1/4 < D < 1/2) .......................................................................................................................... 15 2.7.3 Regio 3 (1/2 < D < 3/4) .......................................................................................................................... 16 2.7.4 Regio 4 (3/4 < D < 1) ............................................................................................................................. 16

2.8 ONDULAO DE TENSO E ESFOROS DE CORRENTE NOS CAPACITORES ........................................................... 19 2.9 ANLISE DAS CORRENTES DE ENTRADA E SADA ............................................................................................... 20 2.10 MODELAGEM E OBTENO DAS FUNES DE TRANSFERNCIA ..................................................................... 21

2.10.1 Obteno do Circuito Equivalente ....................................................................................................... 21 2.10.2 Funo de Transferncia para o Controle da Corrente iT ................................................................... 23 2.10.3 Restrio para os Parmetros do Controlador de Corrente ................................................................ 23 2.10.4 Funo de Transferncia para o Controle das Tenses nos Capacitores ............................................ 24

3 EXEMPLO DE PROJETO .................................................................................................................................. 25

3.1 ESPECIFICAES ................................................................................................................................................. 25 3.2 PROJETO DOS PRINCIPAIS COMPONENTES DO ESTGIO DE POTNCIA ................................................................. 25

3.2.1 Clculo das Indutncias La e Lb ................................................................................................................ 25 3.2.2 Clculo dos Capacitores C1, C2, C3 e C4 .................................................................................................. 26 3.2.3 Clculo das Resistncias Equivalentes dos Braos .................................................................................. 26

3.3 PROJETO DOS CONTROLADORES .......................................................................................................................... 27 3.3.1 Parmetros Equivalentes .......................................................................................................................... 27 3.3.2 Controlador de Corrente .......................................................................................................................... 27 3.3.3 Controlador de Tenso ............................................................................................................................. 29

4 RESULTADOS DE SIMULAO ..................................................................................................................... 31

4.1 OPERAO EM REGIME PERMANENTE ................................................................................................................ 31 4.2 OPERAO EM REGIME DINMICO ..................................................................................................................... 35

5 CONCLUSO ....................................................................................................................................................... 38

6 REFERNCIAS BIBLIOGRFICAS ................................................................................................................ 39

7 ANEXO ESQUEMTICOS DE SIMULAO .............................................................................................. 40



3

1 INTRODUO

Os atuais desafios na transmisso de energia exigem solues tcnicas flexveis e eficazes.

Os sistemas de transmisso em corrente contnua em alta tenso (HVDC) representam uma soluo

bastante atrativa para transmisso de grandes quantidades de energia por longas distncias. Sistemas

HVDC tambm so bastante aplicados em interligao de redes de energia de corrente alternada

incompatveis (redes eltricas assncronas ou de frequncias diferentes).

Conversores cc-cc so utilizados neste tipo de sistema para o controle do fluxo de potncia e

adequao dos nveis de tenso entre sistemas de transmisso e distribuio em corrente contnua ou

entre dois sistemas de transmisso ou de distribuio. Uma vez que sistemas HVDC so aplicados

para os mais variados nveis de tenso e requerem elevados nveis de potncia processada, os

conversores cc-cc em muitas vezes so submetidos a elevados nveis de tenso e corrente e, por

isso, devem ter a capacidade de operar com elevada tenso na entrada e/ou sada do conversor. Em

muitas aplicaes tambm requerido a bidirecionalidade do fluxo de potncia.

Para este tipo de aplicao, os conversores cc-cc clssicos no so capazes de atender as

exigncias citadas acima devido as suas limitaes em relao aos nveis de tenso envolvidos e a

potncia processada pelo conversor. Neste contexto, este trabalho apresenta uma proposta de um

conversor cc-cc bidirecional para aplicaes em altas tenses e altas correntes. O conversor cc-cc

bidirecional Buck+Boost Flying Capacitor Interleaved estudado neste trabalho derivado da

topologia de trs nveis mostrada na Figura 1 j estudada na literatura.

D1

C1

S1S11

S22D22

D11

C2

D2

S2

V1

L1

D3S3

D33

S33

D4S4

C3

C4

D44

S44

V2

Figura 1 Conversor cc-cc Buck+Boost de trs nveis.

Representando a topologia do conversor cc-cc de trs nveis de outra maneira, como mostra

a Figura 2 (a), possvel verificar que os capacitores C2 e C4 so redundantes e podem ser retirados

da topologia, uma vez que a tenso nos capacitores C1 e C3 podem ser controladas e ficam

submetidos a nveis de tenso de V1/2 e V2/2, respectivamente. A Figura 2 (b) mostra a topologia do



4

conversor cc-cc de trs nveis com a ausncia dos capacitores redundantes.

C1

S1

S11D11

D1

C2

V1

L1

D3S3

D4S4

V2

S22

S2 D44S44

D22

D2

C3

C4

D33S33

C1

S1

S11D11

D1

V1

L1

D3S3

D4S4

V2

S22

S2 D44S44

D22

D2

C3

D33S33

(a) (b)

Figura 2 Topologia do conversor cc-cc de trs nveis: (a) Completa; (b) Sem capacitor redundante.

Analisando a topologia da Figura 2 (b), possvel perceber que os interruptores S2 e S44

esto em srie com a fonte de entrada V1 e a fonte de sada V2, respectivamente. Desta forma, estes

interruptores podem ser deslocados da parte inferior (terminal negativo da fonte) para a parte

superior (terminal positivo da fonte), como mostra a Figura 3, gerando a topologia denominada de

conversor cc-cc bidirecional Buck+Boost Flying Capacitor.

C1

S2

S1D1

D2

V1L1

D33S33

D3S3

V2

S11

S22 D4S4

D11

D22

C3

D44S44

Figura 3 Conversor cc-cc Buck+Boost Flying Capacitor.

As vantagens desta topologia so a reduo da tenso aplicada aos interruptores e a

multiplicao da frequncia de operao do indutor L1. Para a topologia de trs nveis cada

interruptor fica submetido metade da tenso da fonte e a frequncia de operao do indutor L1 o

dobro da frequncia de comutao dos interruptores, reduzindo o peso e volume do elemento

magntico.



5

Porm, para aplicaes que requerem elevados nveis de corrente este conversor no

representa uma soluo atrativa, uma vez que os interruptores devem ter a capacidade de conduzir

toda a corrente de carga. Neste contexto, este trabalho tem por objetivo a proposta e o estudo de

uma topologia de conversor cc-cc bidirecional multinvel para aplicaes em elevadas correntes. A

Figura 4 apresenta a topologia do conversor cc-cc Buck+Boost Flying Capacitor Interleaved, a qual

apresenta como vantagens:

- a reduo da tenso aplicada aos interruptores (metade da tenso da fonte);

- a distribuio de corrente entre os interruptores, reduzindo assim as perdas por conduo;

- as tenses de sada de cada brao podem assumir trs nveis de tenso distintos

dependendo da regio de operao;

- e a frequncia da corrente total (corrente virtual que representa a soma das correntes nos

indutores La e Lb) quatro vezes superior frequncia de comutao dos interruptores, sendo a

frequncia de operao dos indutores individuais o dobro da frequncia de comutao dos

interruptores, permitindo reduzir o peso e volume dos elementos magnticos.

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1D1

S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

va1

va2

vb1

vb2

Figura 4 Conversor cc-cc Buck+Boost Flying Capacitor Interleaved.



6

2 ANLISE TERICA DO CONVERSOR CC-CC BIDIRECIONAL

BUCK+BOOST FLYING CAPACITOR INTERLEAVED

Este captulo apresenta a anlise qualitativa e quantitativa do conversor cc-cc bidirecional

Buck+Boost Flying Capacitor Interleaved. A estratgia de modulao, estados topolgicos,

principais formas e onda, determinao do ganho esttico, anlise das correntes de entrada e sada,

ondulao de corrente e modelagem e obteno das funes de transferncia do conversor so

apresentados neste captulo.

2.1 Estratgia de Modulao

A estratgia de modulao escolhida baseada em quatro portadoras defasadas de 90 entre

si, como mostra a Figura 5 (a). As portadoras vp1, vp2, vp3 e vp4 quando comparadas com as

moduladoras geram os sinais de comando dos interruptores S1, S2, S3 e S4. Os sinais de comando dos

interruptores S11, S22, S33 e S44 so gerados atravs da complementaridade dos sinais de comando

dos interruptores S1, S2, S3 e S4, como pode ser visto na Figura 5 (b).

Ts 2TsTs/2

vp1

vp2

vp3

vp4

t

t

t

t

S1

S11

S2

S22

vmodvp1

vp2

+ _

++

S3

S33

S4

S44

vp3

vp4

+ _

++

vx

vmod1

vmod2

vmod3

vmod4

Figura 5 Estratgia de modulao escolhida: (a) Disposio das portadoras; (b) Circuito de comando do conversor.

Os sinais de comando dos interruptores S6, S5, S7 e S8 tambm so gerados atravs da

comparao da moduladora com as portadoras vp1, vp2, vp3 e vp4, respectivamente. Vale ressaltar que

a defasagem entre os sinais de comando dos interruptores S1 e S2 (vlido tambm para S3 e S4) de

180, enquanto que a defasagem entre o brao do interruptor S1 e o brao do interruptor S3 do

conversor de 90. O balano da tenso nos capacitores dado atravs da tenso vx que ser

explicado detalhadamente mais adiante.



7

2.2 Estados Topolgicos

Com a utilizao da estratgia de modulao mostrada na seo 2.2, o conversor proposto

apresenta quatro regies de operao, de acordo com o valor da razo cclica D, como mostra a

Tabela 1. Para cada regio de operao as tenses de sada de cada brao va1, va2, vb1 e vb2

apresentam dois nveis de tenso. Porm, esta topologia denominada conversor de trs nveis, pois

as tenses de sada de cada brao podem assumir trs nveis de tenso distintos dependendo da

regio de operao.

Tabela 1 Regies de operao do conversor Buck+Boost Flying Capacitor Interleaved.

Regio de Operao Razo Cclica Nveis de Tenso va1 e va2 Nveis de Tenso vb1 e vb2

1 0 < D < 1/4 0 V1/2 V2 V2/2

2 1/4 < D < 1/2 0 V1/2 V2 V2/2

3 1/2 < D < 3/4 V1/2 V1 V2/2 0

4 3/4 < D < 1 V1/2 V1 V2/2 0

Os estados topolgicos do conversor Buck+Boost Flying Capacitor Interleaved so

analisados de acordo com a regio de operao em que o conversor se encontra. Com a estratgia de

modulao adotada, este conversor apresenta catorze estados topolgicos que sero descritos a

seguir. Para a anlise dos estados topolgicos foi considerado que as tenses nos capacitores esto

balanceadas em seus valores de projeto, os semicondutores so ideias e o fluxo de potncia est

direcionado da fonte V1 para a fonte V2. A Figura 6 apresenta todos os catorze estados topolgicos.

Nos quatros primeiros estados topolgicos, onde apenas dois interruptores esto em

conduo, o conversor est operando na regio de operao 1 (0 < D < 1/4). Para esta regio de

operao, as tenses de sada dos braos va1 e va2 assumem valores de tenso de zero e V1/2.

Enquanto as tenses de sada dos braos vb1 e vb2 assumem valores de tenso de V2 e V2/2. A regio

de operao 2 (1/4 < D < 1/2) representada na Figura 6 (e) (h), onde quatro interruptores esto

em estado de conduo. As tenses de sada de cada brao do conversor assumem valores idnticos

aos valores da regio de operao 1. Do nono ao dcimo segundo estado, h seis interruptores

conduzindo simultaneamente, caracterizando a regio de operao 3 (1/2 < D < 3/4). Para esta

regio de operao, as tenses de sada dos braos va1 e va2 assumem valores de tenso de V1/2 e V1.

Enquanto as tenses de sada dos braos vb1 e vb2 assumem valores de tenso de V2/2 e zero. No

dcimo terceiro estado, oito interruptores esto conduzindo, caracterizando a regio de operao 4

(3/4 < D < 1). Por ltimo, o dcimo quarto estado caracterizado pela ausncia de interruptores em

estado de conduo (somente os diodos conduzem). Nos dois ltimos estados topolgicos, as



8

correntes nos capacitores so nulas, consequentemente as tenses nos capacitores no se alteram.

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4

D1

C3

(a) Primeiro estado topolgico. (b) Segundo estado topolgico.

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

(c) Terceiro estado topolgico. (d) Quarto estado topolgico.

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

(e) Quinto estado topolgico. (f) Sexto estado topolgico.

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

(g) Stimo estado topolgico. (h) Oitavo estado topolgico.



9

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

(i) Nono estado topolgico. (j) Dcimo estado topolgico.

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

(k) Dcimo primeiro estado topolgico. (l) Dcimo segundo estado topolgico.

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4C3

D1

S2

S22D22

D2S4

S44D44

D4La

LbV1 V2

S1 S3D3

S11D11

S33D33

C1 C2

S88

S8D8

D88S55

S5D5

D55

S77D77S66

D66

S7D7S6

D6

C4

D1

C3

(m) Dcimo terceiro estado topolgico. (n) Dcimo quarto estado topolgico.

Figura 6 Estados topolgicos do conversor Buck+Boost Flying Capacitor Interleaved.

2.3 Principais Formas de Onda

Em cada regio de operao do conversor Buck+Boost Flying Capacitor Interleaved, para

um perodo de comutao Ts, o conversor apresenta oito etapas de operao e at oito estados

topolgicos diferentes. As principais formas de onda para cada regio de operao e os

correspondentes estados topolgicos so mostradas na Figura 7. A tenso sobre o indutor e as

tenses de sada em cada brao so mostradas apenas para o indutor La, uma vez que so

semelhantes para o indutor Lb, sendo apenas defasado de 90. A corrente iT uma corrente virtual



10

que representa a soma das corrente nos indutores La e Lb, como mencionado anteriormente.

(V1 V2)/2

t1

S1

S2

S3

S4

iLa,iLb

vLa

DiL

iT DiT

iLa

iLb

V2

iC1,iC3 iLmed

-iLmed

iC2,iC4 iLmed

-iLmed

V1/2va1

vb1 V2V2/2

1 14 2 14 3 14 4 14

Ts/4 Ts/2 Ts

t2

Estados Estados

t3

S1

S2

S3

S4

iLa,iLb

vLa

DiL

iT DiT

iLa

iLb

(V1 V2)/2

V2

iC1,iC3 iLmed

-iLmed

iC2,iC4 iLmed

-iLmed

V1/2va1

vb1 V2V2/2

5 1 6 2 7 3 8 4

Ts/4 Ts/2 Ts

t4

(a) Regio 1. (b) Regio 2.

t5

S1

S2

S3

S4

iLa,iLb

vLa

DiL

iT DiT

iLa

iLb

V1

(V2 V1)/2

iC1,iC3 iLmed

-iLmed

iC2,iC4 iLmed

-iLmed

V1

va1

vb1

V1/2

V2/2

9 5 10 6 11 7 12 8

Ts/4 Ts/2 Ts

t6

Estados

t7

S1

S2

S3

S4

iLa,iLb

vLa

DiL

iT DiT

iLa

iLb

V1

(V2 V1)/2

iC1,iC3 iLmed

-iLmed

iC2,iC4 iLmed

-iLmed

V1

va1

vb1

V1/2

V2/2

13 9 13 10 13 11 13 12

Ts/4 Ts/2 Ts

t8

Estados

(c) Regio 3. (d) Regio 4.

Figura 7 Principais formas de onda do conversor Buck+Boost Flying Capacitor Interleaved.



11

Os intervalos de tempo t1 t8 mostrados na Figura 7 so necessrios para o clculo da

ondulao de corrente e so apresentados na Tabela 2.

Tabela 2 Intervalos de tempo t1 t8.

Intervalo de tempo Valor Intervalo de tempo Valor

t1 DTs t5 (2D 1).Ts/2

t2 (1 4D).Ts/4 t6 (3 4D).Ts/4

t3 (4D 1).Ts/4 t7 (4D 3).Ts/4

t4 (1 2D).Ts/2 t8 (1 D).Ts

2.4 Ganho Esttico

O ganho esttico do conversor em estudo encontrado atravs da anlise da tenso em um

dos indutores La ou Lb. Considerando a regio de operao 1 e que o conversor opera em regime

permanente, a tenso mdia no indutor La possui valor zero. Assim, analisando a forma de onda da

tenso no indutor La, mostrada na Figura 7 (a), tem-se:

121 2

2

0 0

20

2

ssD TD T

Lamed

s

V VV dt V dt

T

(1)

Calculando as integrais na equao (1), obtm-se:

1 2 21

2 2s s

V VD T V D T

(2)

Finalmente, o ganho esttico obtido simplificando a equao (2).

2

1 1

V DG

V D

(3)

O ganho esttico encontrado na equao (3) vlido para todas as regies de operao. O

mesmo procedimento pode ser feito para todas as regies utilizando os valores de tenso no indutor

e os intervalos de tempo correspondentes com a regio escolhida para o clculo.

2.5 Tenso Mdia na Sada de cada Brao

Como mostrado na Figura 5, os sinais de comando dos interruptores so gerados atravs da

comparao das portadoras vp1, vp2, vp3 e vp4 com as respectivas moduladoras vmod1, vmod2, vmod3 e

vmod4. A partir de uma moduladora nica adicionado um sinal vx gerando as moduladoras vmod1 e

vmod3 e o mesmo sinal subtrado gerando as moduladoras vmod2 e vmod4. Com isso, os sinais

moduladores no sero necessariamente iguais, a menos que o sistema esteja em equilbrio. A



12

diferena entre os sinais moduladores ser utilizada para controlar a corrente no capacitor e,

consequentemente, exercer o controle das tenses nos capacitores (o controle dessas tenses ser

detalhado nas sees seguintes).

Essa explanao necessria para entender toda a anlise terica que ser desenvolvida a

seguir. Para facilitar a anlise considerado que a tenso de pico das portadoras igual a 1. Logo,

as razes cclicas so dadas por (4):

modx modxxpx

VD V

V (4)

Onde n = 1, 2, 3 ou 4. As razes cclicas tambm so descritas atravs da moduladora nica e do

sinal vx:

1 mod1 mod x x

2 mod2 mod x x

3 mod3 mod x x

4 mod4 mod x x

D V V V D V

D V V V D V

D V V V D V

D V V V D V

(5)

Desta forma, possvel calcular a tenso mdia na sada de cada brao. Para isso,

analisada a regio de operao 1 (0 < D < 1/4). A tenso mdia na sada do brao correspondente

aos interruptores S1 e S2 dada por (6):

1 2

1 11

0 0

1

2 2

s sD T D T

a

s

V Vv dt dt

T

(6)

Resolvendo a equao (6), tem-se:

11 1 22

a

Vv D D (7)

Substituindo a equao (5) em (7), obtm-se o valor mdio da tenso va1:

1 1 mod 1av V V V D (8)

Para o brao correspondente aos interruptores S5 e S6, o valor mdio da tenso vb1 dada por (9):

1 21 2

1 1

2 2

2 21 2 2

0 0 0 0

1

2 2

s ss s

D T D TD T D T

b

s

V Vv dt V dt dt V dt

T

(9)

Resolvendo a equao (9), tem-se:

21 1 222

b

Vv D D (10)

Substituindo a equao (5) em (10), obtm-se o valor mdio da tenso vb1:

1 2 mod 2(1 ) (1 )bv V V V D (11)



13

Por analogia, os valores mdios das tenses va2 e vb2 (correspondentes aos braos

constitudos pelos interruptores S3/S4 e S7/S8, respectivamente) so iguais aos valores mdios das

tenses va1 e vb1, respectivamente.

2 1 1

2 1 2 (1 )

a a

b b

v v V D

v v V D

(12)

Portanto, pode-se concluir que os valores mdios das tenses de sada de cada brao do

conversor em estudo so imunes ao valor do sinal vx presente no circuito do modulador,

dependendo apenas da razo cclica D. Com isso, a tenso de sada de cada brao controlada

apenas pela razo cclica D.

2.6 Corrente Mdia nos Capacitores

O valor mdio da corrente nos capacitores pode ser calculado atravs da anlise da Figura 8,

onde a corrente que flui pelo capacitor C1 est relacionada com as correntes nos interruptores S1 e S2.

Mais uma vez a anlise ser realizada considerando a regio de operao 1 (0 < D < 1/4). Assim, o

valor mdio da corrente iC1 dado por (13):

1 1 2C S Si i i (13)

Onde:

1 1

2 2

S La

S La

i i D

i i D

(14)

Com isso, substituindo (14) em (13), tem-se:

1 1 2( )C Lai i D D (15)

E finalmente substituindo (5) em (15), obtido o valor mdio da corrente no capacitor C1.

1 2C La xi i V (16)

Por analogia, os valores mdios das correntes nos capacitores C2, C3 e C4 apresentam o

mesmo resultado mostrado na equao (16), uma vez que as correntes nos capacitores C1 e C2 (ou

C3 e C4) possuem formas de onda idnticas, sendo apenas defasadas de 90 entre si.

S1

S2

iS1

iS2

iC1

Figura 8 Corrente que circula atravs do capacitor C1.



14

Com isso, pode-se concluir que o sinal modulador no modifica o valor mdio da corrente

nos capacitores, dependo apenas da grandeza do sinal vx. Portanto, atravs do sinal vx possvel

controlar a corrente nos capacitores e, consequentemente, realizar o controle da tenso nos

capacitores C1, C2, C3 e C4.

2.7 Ondulao de Corrente Total iT

Como mencionado anteriormente, a corrente total iT definida como uma corrente virtual

que representa a soma das correntes iLa e iLb. A anlise da ondulao de corrente ser realizada para

a corrente total iT, uma vez que a estratgia de controle realizada neste trabalho visa o controle da

mesma. A ondulao de corrente apresenta comportamento diferente para cada regio de operao

e, portanto, ser analisada para todas as regies de operao do conversor. O clculo da ondulao

para toadas as regies ser realizado analisando a tenso sobre o indutor durante uma etapa de

operao, seja de armazenamento ou entrega de energia.

2.7.1 Regio 1 (0 < D < 1/4)

Analisando o intervalo de tempo t1 correspondente a primeira etapa de operao para a

regio 1, mostrado na Figura 7 (a), e desprezando as resistncias dos interruptores e dos indutores,

os circuitos equivalentes para os indutores La e Lb so mostrados na Figura 9.

V1 VC1 VLa

_+

VC3

_+

VLb V2

conversores cc-cc bidirecionais prof. ivo barbi

Documents