CEFET/RJ - Centro Federal de Educação Tecnológica Celso Suckow da Fonseca

Rio de Janeiro, 27 de novembro de 2008.

2a PROVA DE ELETRÔNICA DIGITAL

Prof. Alessandro Jacoud Peixoto

• NOME:

• Data de devolução da prova: até 04/12/2008 (quinta) às 13:00h.

• Preencher o nome e anexar as folhas de questões às folhas de resolução das questões.

• É essencial mostrar todos os passos na solução das questões.

• É permitida a consulta aos livros textos, transparências e apontamentos próprios. Emnenhuma circunstância a prova pode ser discutida com os colegas.

• Questões:

1. Projete uma máquina de estados síncrona com duas entradas (X e Y ) e uma saída (Z).A saída deve ser “1” se o número de entradas “1” em X e Y , contabilizadas desde oestado inicial (reset), for um múltiplo de 4, e “0” caso contrário. Escreva a tabela deestados e saída. Escreva a tabela de transição/excitação e saída. Encontre as equaçõesde excitação e saída. Desenhe o circuito utilizando Flip-Flops do tipo D como elementode memória e decodificadores para implementar os blocos combinacionais.

Complete a Tabela 1 que eu comecei para você. Essencialmente, neste problema, asaída indica o número de entradas recebidas cujo resto da divisão por quatro é zero (ouseja, múltiplos de 4). Aqui o estado representa a contagem atual e as entradas X e Y

representam os novos “1s” que podem ser adicionados à contagem.

Significado Estado XY = 00 XY = 01 XY = 11 XY = 10 Z

Obteve nenhum “1” S0 S0 S1 S2 S1Obteve um “1” S1 S1 S2 0Obteve dois “1s” S2 S3Obteve três “1s” S3 S0 0

Tabela 1: Tabela de Estados.

2. Considere uma máquina de estados que controla as 6 lanternas traseiras de um carro(Figura 1), tendo como saídas os 6 sinais: LA, LB, LC, RA, RB e RC. A máquina possuidois sinais de entrada, LEFT e RIGHT , e um terceiro sinal de entrada para emergência,HAZ, que faz as 6 lanternas piscarem (simultaneamente). Ao acionar a entrada LEFT

a seguinte sequência deve ocorrer a cada transição positiva do clock do sistema: LA

acende, LA e LB acendem, LA, LB e LC acendem, LA, LB e LC apagam, e o ciclo serepete se a entrada LEFT continuar acionada. Analogamente, para a entrada RIGHT .

Na Figura 4, são propostos dois diagramas de estados. As transições marcadas com“1” indicam que a mesma é sempre ativa, ou seja, a cada transição do clock do sis-tema o estado muda como indicado, independentemente das entradas. A tabela da

CEFET-RJ/Eletrônica Digital – Prof. Alessandro Jacoud Peixoto. 1

Figura 5 descreve como as 6 saídas são ativadas em cada estado (denominados deL1, L2, L3, R1, R2, R3, IDLE e LR3). O primeiro diagrama apresenta alguns proble-mas, por exemplo: não considera entradas acionadas simultaneamente. No segundodiagrama, quando LEFT e RIGHT são ativadas simultaneamente, assume-se que umaemergência foi requisitada.

As expressões de transição dos arcos partindo de um mesmo estado são mutuamenteexclusivas. Não existem duas expressões iguais a “1” para a mesma combinação deentrada e existe uma expressão em “1” para toda combinação de entrada. É mais segurolevar a máquina para o estado LR3 o mais breve possível.

Complete o terceiro diagrama de estados (Figura 5) criando transições para detectar queocorreu uma emergência e levar a máquina para LR3. Apresente a tabela de transiçãode estados e implemente a máquina de estados com 3 Flip-Flops do tipo D.

Figura 1: Controle das Lanternas Traseiras de um Carro.

3. PESQUISA: [Complemento de Dois].

• Converta o seguinte número em complemento de dois para decimal e hexadecimal:100110 = ( )10 = ( )16. Converta o número decimal (−26)10 = ( )2 parabinário em complemento de dois. Adicione os números em hexadecimal 1372+4631.

• Realize as duas primeiras operações de soma e subtração da Figura 2 (primeiralinha). Realize as duas últimas operações de soma e subtração em complemento de

dois (Figura 2 – segunda linha). Em quais operações ocorreu overflow ?

Figura 2: Representação em Complemento de Dois.

CEFET-RJ/Eletrônica Digital – Prof. Alessandro Jacoud Peixoto. 2

4. Considere a Figura 3. Uma fila FIFO (First-In First-Out – primeiro a entrar é o primeiroa sair da fila) armazena até 3 bits de dados. Os bits de dados são armazenados (operaçãode escrita) e removidos (operação de leitura) de forma que o primeiro bit a entrar nafila será o primeiro a ser removido da fila. Os estados da unidade de controle da fila(FIFOCTL) são quatro: E0, E1, E2 e E3. Estes estados indicam quantos bits estãoarmazenados na fila (nenhum, um, dois ou três). A máquina de estados (Moore) daFIFOCTL possui duas entradas, RD (read – leitura) e WR (write – escrita), e duassaídas, FULL (fila cheia) e EMPTY (fila vazia). A unidade de controle possui aindaduas outras saídas que selecionam (por meio de um MUX) qual bit armazenado na filaserá apresentado na saída DOUT da fila.

As entradas de controle são amostradas a cada transição de subida do clock do sistema.Quando somente WR está ativo, o estado da FIFOCTL é incrementado de 1. Casoapenas a entrada RD esteja ativa, o estado da FIFOCTL é decrementado de 1. Casoambas as entradas RD e WR estejam ativadas e a fila não esteja vazia, o estado daFIFOCTL não muda, pois ocorreu que um novo dado foi armazenado na fila ao mesmotempo que o dado mais antigo foi removido. Isto significa que o estado da FIFOCTLnão se alterou. Caso ambas as entradas RD e WR estejam desativadas, obviamente oestado da FIFOCTL não muda. Pedidos de escrita, quando a fila esta cheia, e pedidos deleitura quando a fila está vazia, devem ser ignorados pela unidade de controle. Projeteo circuito que implementa a máquina de estados da FIFOCTL.

Figura 3: FIFO.

CEFET-RJ/Eletrônica Digital – Prof. Alessandro Jacoud Peixoto. 3

Figura 4: Controle das Lanternas Traseiras de um Carro: Diagramas de Estado.

Figura 5: Controle das Lanternas Traseiras de um Carro: Saídas.

CEFET-RJ/Eletrônica Digital – Prof. Alessandro Jacoud Peixoto. 4