capÍtulo 5 amplificadores operacionais cmos · te 823 projeto de cis analógicos 4 transimpedance...
TRANSCRIPT
TE 823 Projeto de CIs Analógicos 1
CAPÍTULO 5
AMPLIFICADORES OPERACIONAIS CMOS
TE 823 Projeto de CIs Analógicos 2
+
vi
-
+
-
+Avi-
RS
+vo-
A→∞RS=0
+
vi
-
+
-
Gmvi GS +vo-
Gm=AGS
5.1 Introdução amp op ideal
TE 823 Projeto de CIs Analógicos 3
+vi-
-
+
R2
R1 +vo-
2 2
1 12
1
11 111 1
o
i
v R Rv R RR
A R
= + ≅ + + +
Aplicações
amplificador inversor
2 2
1 12
1
111 1
o
i
v R Rv R RR
A R
= − ≅ −
+ +
-
+
R2
R1
+vi-
+vo-
amplificador não inversor
TE 823 Projeto de CIs Analógicos 4
Transimpedance amplifier
2 2 211
1ov AR R Ri A A
= − ≅ − − ≅ − +
-
+
R2
i +vo-
- Continuous-time filters- SC filters- D/A & A/D converters- Sensor signal conditioning- Voltage & current references- Comparators- Nonlinear analog functions,- .......
Aplicações - 2
TE 823 Projeto de CIs Analógicos 5
Etapas de projeto:•Escolha da arquitetura;• Correntes de polarização & dimensões dos transistores;•Compensação;•Simulação;•Layout; • Simulação pós-layout
Requisitos de projeto:
Tecnologia;
•Tensão de Alimentação;
•Ganho, GBW, excursão de tensão na saída, ruído, tensão de
offset, CMRR, PSRR, ICMR, SR ...
TE 823 Projeto de CIs Analógicos 6
P. Allen and D. Holberg – CMOS Analog Circuit Design, 2nd. Ed., Oxford, New York, 2002.
Diagrama em blocos de um amp. op. genérico
TE 823 Projeto de CIs Analógicos 7
5.2 Parametros de Desempenho
TE 823 Projeto de CIs Analógicos 8
Vid(mV)
Vod(V)
VOS
Tensão de Offset
Offset sistemático – é resultado do projeto do circuito e está presente mesmo quando todos os dispositivos supostamente idênticos são casados ( geralmente pode-se obter baixos valores). Offset randômico – é resultado dos descasamentos nos pares de dispositivos supostamente idênticos (depende da área e da polarização).
TE 823 Projeto de CIs Analógicos 9
P. R. Gray and R. G. Meyer, MOS Operational Amplifier Design – A Tutorial Overview, IEEE JSSC, vo. 17, n0. 6, pp. 969-982, Dec. 1982.
Ganho de Tensão Diferencial
d dBA
Extrapolated unity-gain frequency
1p−0 dB
TE 823 Projeto de CIs Analógicos 10
P. Allen and D. Holberg – CMOS Analog Circuit Design, 2nd. Ed., Oxford, New York, 2002.
Tempo de Acomodação (Settling time)
TE 823 Projeto de CIs Analógicos 11
Outros Parâmetros de Desempenho
CMRR, PSRR, Slew rate, Noise, Common-Mode Input Range, Output Swing, Power, Silicon Real State, ....
Faixa Dinâmica (Dynamic Range) - DR
,max
,min
20log in
in
vDR
v
=
Ruído (distinção entre sinal e ruído)
Distorção (dentro de um nível aceitável: depende da aplicação).
TE 823 Projeto de CIs Analógicos 12
5.3 OTA (amp op de um estágio) OTA – Amplificador Operacional de Transcondutância
VSS
IT
+vG1
-
M1 M2
I1 I2
+vG2
-
1:B CM 1:B CM
1:1 CM
CL
BI1 BI2
BI1
Io= B(I2-I1)
TE 823 Projeto de CIs Analógicos 13
Faixa de modo comum na entrada = amp. dif.
( )T
L P
BISRC C
=+
1 2id g gv v v= −
CL+CP1m idBg v−oR
+vo
-
( ) ( )1
1m o
do L P
Bg RA ssR C C
=+ +
( )11( )
2m
L P
BgGBW HzC Cπ
=+
Io= B(I2-I1)
VSS
IT
+vG1
-
M1 M2
I1 I2
+vG2
-
1:B CM 1:B CM
1:1 CM
BI1 BI2
BI1CL
asymmetry
TE 823 Projeto de CIs Analógicos 14
TE 823 Projeto de CIs Analógicos 15
5.4 Amplificadores Cascode & Folded-Cascode
Amp. Dif. Telescópico amp. Com espelho cascode auto-polarizado
Amp. diff. Telescópico com espelho cascode de baixa tensão
- Reduzida excursão de tensão;
-Doublet !
- Não adequado para para aplicações de baixa tensão
TE 823 Projeto de CIs Analógicos 16
Amplificador folded-cascode
D. Johns and K. Martin, Analog Integrated Circuit Design, Wiley, 1997.
TE 823 Projeto de CIs Analógicos 17
P.R. Gray, P.J. Hurst, S.H. Lewis, and R.G. Meyer, Analysis and Design of Analog Integrated Circuits, 4th. Ed., Wiley, 2001.
Amplificador folded-cascode
TE 823 Projeto de CIs Analógicos 18
IT
IT/2
IT
IT/2
IT/2IT/2
IT
∆i ∆i∆i∆i
∆i2∆i
P.R. Gray, P.J. Hurst, S.H. Lewis, and R.G. Meyer, Analysis and Design of Analog Integrated Circuits, 4th. Ed., Wiley, 2001.
Pode ser alterado para aumentar a excursão de tensão
Amplificador folded-cascode
TE 823 Projeto de CIs Analógicos 19
0
01d
dL
AAsC R
≅+
P.R. Gray, P.J. Hurst, S.H. Lewis, and R.G. Meyer, Analysis and Design of Analog Integrated Circuits, 4th. Ed., Wiley, 2001.
T
L
ISRC
± = ±
0d m oA G R=
& doublet
1m mG g=
( )
44
4
212 2
2
1 ds Ao ds
o ms A
ds Ads ds
ms A
gG gR g
gg gg
= =
+ +High-swing current mirror
Amplificador folded-cascode
TE 823 Projeto de CIs Analógicos 20
5.5 Amplificador Operacional de dois estágios
ICMR: ver amp. dif.VDD
Excursão de tensão na saída
4 5DD DSsat o SS DSsatV V V V V− > > +
Ganho de tensão:
1 6
2 2 6 7
o m mdo
i ds ds ds dsLF
v g gAv g g g g
= = −+ +
CL
VSS
M4M3
M1 M2
M8 M5
M7
M6
ITvi
+
-
CC
vo
1:1 1:B
1:1 1:2B
inv noninv
Para offset sistemático → 0.
TE 823 Projeto de CIs Analógicos 21
( )1
2 12 1
o x o o To C C
C
o o o oo o L
L
d v v dv dv II C Cdt dt dt Cdv dv I II I Cdt dt C
−= ≅ → =
−= + → =
CC
CL
voGmI -AdII
Io1
Io2
vi
+
-
vx
T
C
ISRC
± = ±
6max ( 1) Bext
L
I B ISR SRC
+ +− +≅ >
( 1) Text
L
B ISRC
− −= −
Amplificador Operacional de dois estágios
TE 823 Projeto de CIs Analógicos 22
( ) ( )( ) ( )1
=+
o
in
A sV sV A s F s
Allen & Holberg, 1st ed.
Amplificador Operacional de dois estágios
TE 823 Projeto de CIs Analógicos 23
x x x x1
I IR C−1
II IIR C− 1p2p
jω
σ
s-plane
φ M
Allen & Holberg, 1st ed.
Amplificador Operacional de dois estágiosResposta em freqüência
TE 823 Projeto de CIs Analógicos 24
Resposta de um sistema de segunda ordem para vários valores de margem de fase
Allen & Holberg, 1st ed.
Amplificador Operacional de dois estágios
TE 823 Projeto de CIs Analógicos 25
Circuito Equivalente diferencial
1mI mg g=
( ) 12 4
2 4 6 6
I ds ds
I db db gb gs
R g gC C C C C
−= += + + +
6mII mg g=
( ) 16 7
6 7
II ds ds
II db db L
R g gC C C C
−= += + +
Se CC→0, então
( ) ( ) ( )1 1o mI mII I II
in I I II II
V g g R RsV sR C sR C
≅ −+ +
Pólos relativamente próximos, a margem de fase pode ser baixa ou até negativa!
Amplificador Operacional de dois estágios não compensado
TE 823 Projeto de CIs Analógicos 26
( ) ( ) ( )( ) ( )
0
1 2
11 / 1 /
dod
in
A s zVA s sV s p s p
−= = −
− −
Amplificador operacional compensado
0d mI mII I IIA g g R R=
( ) ( )11 1
I I C II II C mII I II c mII I II c
pR C C R C C g R R C g R R C
≅ − ≅ −+ + + +
( )2mII c
I II
mII
I I IC II
g CpC C C C C
gC
−≅ − ≅+ +
mII
c
gzC
=
Nota: 0 12 /d mI CGBW A p g Cπ = =
/T CSR I C=( ) ( )/ 1 1
2 T mI t fSR I g n iGBW
φπ
= = + +
+
vin
-
RIgmIvinCI
+
vI
-
gmIIvIRII CII
+
vo
-
CC
TE 823 Projeto de CIs Analógicos 27
Para evitar baixa margem de fase ,escolher
2 , 2π>p z GBW 12π ≅ m
C
gGBWC
1 1
2
2 2tan tan2π π πφ − − ≅ − − −
MGBW GBWp z
1 1
6 6
( / ) + +
m I II C I II m
m C m
g C C C C C gg C g
TE 823 Projeto de CIs Analógicos 28
P. Allen and D. Holberg – CMOS Analog Circuit Design, 2nd. Ed., Oxford, New York, 2002.
Amp op CMOS de dois estágios com compensação RC
TE 823 Projeto de CIs Analógicos 29
P. Allen and D. Holberg – CMOS Analog Circuit Design, 2nd. Ed., Oxford, New York, 2002.
11
mII I II c
pg R R C
≅ −
( )2mII c
I II
mII
I I IC II
g CpC C C C C
gC
−≅ − ≅+ + ( )6
11/c z m
zC R g
= −−
31
z I
pR C
= −
Colocando z sobre p2:6 6
11 c IIz
m c
c L
m c
CC
CRg C
Cg
C += ≅
+
Pólo de alta freqüência
Amp op CMOS de dois estágios com compensação RC
TE 823 Projeto de CIs Analógicos 30
Amplificador de dois estágios: equações de projeto
0 1 2
11
2 4
62
6 7
d d d
md
ds ds
md
ds ds
A A AgA
g ggA
g g
=
=+
=+
( )2mII c
I II
mII
I I IC II
g CpC C C C C
gC
−≅ − ≅+ +
mII
c
gzC
=
0 12 /d mI CGBW A p g Cπ = =
/T CSR I C=
CL
VSS
M4M3
M1 M2
M8 M5
M7
M6
ITvi
+
-
CC
vo
1:1 1:B
1:1 1:2B
inv noninv
VDD
TE 823 Projeto de CIs Analógicos 31
7 7SS DSsat o DD DSsatV V V V V− + < < −
max
min
ICM
ICM
VV
==
Ver amp. dif.
CL
VSS
M4M3
M1 M2
M8 M5
M7
M6
ITvi
+
-
CC
vo
1:1 1:B
1:1 1:2B
inv noninv
VDD
Amplificador de dois estágios: equações de projeto