arquitetura de computadores: memórias - nível lógico

32
ARQUITETURA DE COMPUTADORES MEMÓRIAS: NÍVEL LÓGICO

Upload: elaine-cecilia-gatto

Post on 20-Jun-2015

536 views

Category:

Education


3 download

DESCRIPTION

Memórias -Nível lógico

TRANSCRIPT

Page 1: Arquitetura de Computadores: Memórias - Nível lógico

ARQUITETURA DE COMPUTADORES

MEMÓRIAS: NÍVEL LÓGICO

Page 2: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

• A nivel de circuito digital:

• Bit 0 = varia entre 0 e 0,5 volts• Bit 1 = varia entre 1 e 1,5 volts

• Um transistor pode funcionar como um comutador binário muito rápido

Page 3: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

• O transistor bipolar tem três conexões– Coletor – Base– Emissor

• Em um circuito inversor (porta NOT):– Quando Vin está abaixo de certo valor, o

transistor desliga e Vout assume um valor próximo de 1,5V (Vcc)

– Quando Vin excede certo valor, o transistor liga e Vout assume um valor próximo de 0V (Terra)

Page 4: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

Vin = tensão de entrada

Vout = tensão de saída

Vcc = entrada de energia elétrica (tensão)

Terra = sem tensão ou energia elétrica

Resistor: necessário para limitar a quantidade de corrente drenada pelo transistor, de modo que ele não queime!

Tempo para ir de um estado para o outro (ou seja, de 0 para 1): 1ns ou menos!

Transistor

Page 5: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

Um transistor bipolar implementado. Você pode comprá-lo em lojas de eletrônica.

Esquema Digital

Page 6: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

• PORTA NAND

• Dois transistores ligados em série;

• Se V1 e V2 forem tensões altas, ambos os transistores conduzirão energia elétrica e Vout cairá para zero.

Page 7: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

PORTA NAND

Page 8: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

• PORTA NOR

• Dois transistores ligados em paralelo;

• Se qualquer uma das entradas for alta, o transistor correspondente ligará e conectará a saída com o terra.

Page 9: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

Observação: • Portas NAND e NOR requerem apenas dois transistores• Portas AND e OR requerem três transistores. É necessário incluir um circuito inversor

nessas portas para que a saída seja a desejada.• Esse é o motivo que leva à construção de computadores baseados apenas em portas

NAND e NOR (menos transistores)

Page 10: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

• Observações

–BIPOLAR–MOS: semicondutor de óxido metálico– TTL: lógica transistor-transistor– ECL: lógica de emissor acoplado

– Porque usar MOS se a ECL e a TTL são mais rápidas?

Page 11: Arquitetura de Computadores: Memórias - Nível lógico

O NÍVEL MAIS BAIXO: TRANSISTORES

• Vantagens da utilização da tecnologia MOS:

–Exigem bem menos energia elétrica;–Ocupam um espaço muito menor;–Grande parte pode ser empacotada

ou compactada;–Variedades: PMOS, NMOS e CMOS;

Page 12: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• Portas lógicas não são fabricadas nem vendidas de forma individual, mas sim em módulos, unidades, que são denominadas CIRCUITOS INTEGRADOS;

• É quadrado ou retangular de silício de tamanho variado, montados em pacotes de plástico ou cerâmica;

Page 13: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• EXEMPLO:

• DIP: dual inline packages ou pacotes duos em linha. Podem ter 14, 16, 18, 20, 22, 24, 28, 40, 64 ou 68 pinos, entre eles, um para o terra, um para fonte de energia e vários para entrada e saída;

• 1 chip tem mais de 1 milhão de transistores

Page 14: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• Exemplo:

• Quero construir um chip que contenha 500 milhões de portas NAND;

• Seriam necessários 1.500.000.002 pinos (mais de um bilhão de pinos);

• Espaço-padrão entre pinos: 1 milímetro;

• Tamanho real do chip a ser projetado usando Lang Grid Arrays (LGAs): 38 metros

• Isso é viável?

Page 15: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• Circuitos combinatórios: circuito com múltiplas entradas e múltiplas saídas, no qual as saídas são determinadas exclusivamente pelas entradas em questão. É um circuito para uso geral.

• Multiplexador: é um circuito combinatório. É um circuito com 2n entradas de dados, uma saída de dados e n entradas de controle que selecionam uma das entradas de dados.

Page 16: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• Demultiplexador: é o circuito combinatório inverso do multiplexador;

• Em suma, um mutiplexador/demultiplexador, é um dispositivo que codifica as informações de duas ou mais fontes de dados num único canal;

• Decodificador: toma um número n de bits como entrada e o usa para selecionar exatamente uma das 2n linhas de saída.

Page 17: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• Decodificador: é o circuito combinatório inverso do codificador;

• Em suma, um codificador/decodificador, codifica um sinal que se encontra em uma forma para outra forma, usando um tipo de código;

• Comparadores: é um circuito combinatório que compara duas entradas e gera uma saída.

Page 18: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• Circuitos Aritméticos: é um circuito combinatório de uso aritmético;

• Deslocador: é um circuito aritmético que trabalha com deslocamento de bits;

• O deslocamento de bits é uma operação elementar de lógica binária que consiste na rotação de um conjunto de bits de um byte (8 bits) ou de uma palavra (16 bits).

Page 19: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• Somadores: circuito aritmético para soma e subtração, essencial para toda e qualquer CPU;

• Meio-somador: não trata o “vem-um” (carry in);

• Somador Completo: composto de dois meio-somadores. Trata o “vai-um” (carry out) e o “vem-um”.

Page 20: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• Unidade Lógica Aritmética: é um circuito integrado combinatório aritmético;

• Efetua AND, OR e soma de duas palavras de máquina;

• Para palavras de n bits, é composto de n circuitos idênticos para as posições individuais de bits.

Page 21: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

• Calcula: –A and B; (multiplicação booleana)–A or B; (soma booleana)–B negado;–A + B; (soma aritmética)

• Também possui um circuito decodificador e um circuito somador completo;

Page 22: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

Page 23: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

Page 24: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

Page 25: Arquitetura de Computadores: Memórias - Nível lógico

CIRCUITOS INTEGRADOS

ULA de 1 bit

Page 26: Arquitetura de Computadores: Memórias - Nível lógico

MEMÓRIA DE 1 BIT

• Circuito que se lembre de valores de entrada anteriores;

• Construido com base em duas portas NOR;

• Podem também ser construídos com portas NAND;

• O circuito é denominado LATCH SR. Latch significa algo como fecho ou travo. S significa setting (ativa o latch) e R resetting (restaura ou libera o latch).

Page 27: Arquitetura de Computadores: Memórias - Nível lógico

LATCH SR

Page 28: Arquitetura de Computadores: Memórias - Nível lógico

LATCH D

• É uma memória de 1 bit com apenas uma entrada, denominada D;

• O valor armazenado sempre estará disponível na saída Q;

• É composta por portas AND e NOR;

• Requer 11 transistores;

• Sua característica principal de funcionamento é transferir para a saída Q o valor da entrada de dados D sempre que CLK for 1, e manter o mesmo estado na saída se CLK for 0.

Page 29: Arquitetura de Computadores: Memórias - Nível lógico

LATCH D

Page 30: Arquitetura de Computadores: Memórias - Nível lógico

FLIP FLOP

• A transição de estado não ocorre quando o CLOCK é 1, mas durante transição de zero para um (borda ascendente), ou de um para zero (borada descendente)

• Diferença entre um FLIP FLOP e um LATCH: o LATCH é disparado pelo nível, enquanto que o FLIP FLOP é disparado pela borda. O disparo faz a mudança do estado do circuito.

Page 31: Arquitetura de Computadores: Memórias - Nível lógico

FLIP FLOP

Page 32: Arquitetura de Computadores: Memórias - Nível lógico

FLIP FLOP

Figura a) LATCH: O estado é carregado quando o CLOCK é 1

Figura b) LATCH: o CLOCK costuma ser 1, mas cai para 0 momentaneamento para carregar o estado a partir de D

Figura c) FLIP FLOP: muda de estado na borda ascendente do pulso do clock (transição de 0 para 1)

Figura d) FLIP FLOP: muda de estado na borda descendente do pulso do clock (transição de 1 para 0)