apostila eletrônica digital king ii ultimate

Multivibradores Astáveis

Multivibradores Monoestáveis

Latch’s e Flip-Flop’s

Contadores Síncronos

Contadores Assíncronos

Contadores Bidirecionais

Registradores de deslocamento

Memória ROM

Memória RAM

Conversores D/A e A/D

M a r c o s P a u l o T o r r e s &

V i t ó r i o G ó i s O l i v e i r a G o m e s

M a r i a n a , M i n a s G e r a i s

/ | / 2 0 1 0 / | /

Eletrônica Digital King O único 5 estrelas

____________________________________________________________ Eletrônica Digital 2 Marcos Paulo Torres & Vitório Góis O. Gomes

Multivibradores Monoestáveis (MVM)

“Desejo que funcione só por 12 segundos e depois desligue!”. Os multivibradores monoestáveis tem função como na frase acima. Multivibradores monoestáveis são por definição circuitos geradores de pulsos. Por suas características, se dividem em dois grupos:

Ÿ Não-Regatilháveis, ou seja, enquanto um pulso se encontra ativo, não é possível iniciar outro pulso.

Ÿ Regatilháveis, ou seja, enquanto um pulso se encontra ativo, é possível iniciar outro pulso, ampliando o valor do tempo de funcionamento

O dimensionamento para o valor do tempo do pulso é dado pelas formulas a

seguir de acordo com o uso do multivibrador monoestável:

TIMER 555: TTL 74121: TTL 74123:

T = 1,1 x R x C T = 0.7 x R1 x C1 T = 0,28 x R1 x C1 x + 1

R = + 0,7

12 segundos

12 segundos 8 segundos

12 segundos



Exemplo0) Dimensione um timer 555 para gerar um pulso de 25 segundos. Use

C = 100F. Porém, o que vem a ser, C, C1, C2, R, R1, R2?

A letra C corresponde ao CAPACITOR cujo desenho é

A letra R corresponde a RESISTÊNCIA cujo desenho é

Ocorre a existência de R1 e R2 ou C1 e C2 nos circuitos com multivibradores

astáveis, pois há existência de mais de uma resistência assim como a existência de

mais de um capacitor. Vejamos os desenhos dos circuitos monoestáveis:

Unidade: F (Faraday)

Unidade: (Ohm)

Exemplo de capacitor

Exemplo de resistência



____IMPORTANTE______________________________________________________________

Caso você desconheça, a tabela abaixo mostra os principais conectivos que serão

constantemente usados para auxiliar nos valores de resistência e capacitores, assim como o

valor do tempo.

Exemplos:

Resistências de 75K, 47K, 1,2M;

Capacitores de 100F, 100F, 220F;



Voltemos ao exercício: Dimensione um timer 555 para gerar um pulso de 25

segundos. Use C = 100F.

Vamos observar a montagem desse circuito. Para isso vamos precisar, além dos

componentes acima mencionados, uma matriz de contato e uma fonte de alimentação.

A fórmula do TIMER 555 é T = 1,1 x R x C

Vem que T = 25s e C = 100 ou seja, 100 x 10-6

Colocando todos os dados na fórmula, caímos em uma equação do 1° grau em função do valor de R, ou seja, da resistência

25 = 1,1 x R x 100 x 10-6

= R

= R

= R donde R = 227272,2

Arredondando, considera-se R = 227K.

Agora, com os valores, substituímos no circuito e está concluído o dimensionamento do nosso multivibrador monoestável.

*Para se obter maior estabilidade, utiliza-se no

pino 5 (ajuste), um capacitor de 10F

(como todos os termos estão sendo multiplicados

no lado direito da equação, podemos então passar

estes para o lado esquerdo, dividindo)

(note que no denominador da fração temos o

valor 10-6. Ao passar este valor para o numerador,

ele tem o seu sinal invertido, ou seja, 10+6)

(Resolvendo o numerador e o denominador,

chegamos à seguinte fração)

Circuito genérico:

Nosso dimensionamento:

5v

227K

100F 10F



De posse dos componentes e do esquema do circuito, é possível montar o circuito em uma matriz de contato para verificar a funcionalidade do mesmo.

O resultado foi alcançado com uma imprecisão de 1,2s devido à aproximação dos valores de resistência e da imprecisão do valor de capacitância.



Para afixar os conhecimentos, faça o exercício proposto abaixo:

1) Para a garagem de um prédio, precisa-se de uma sirene que toque, quando o portão for aberto, por cerca de 10s. Dimensione um multivibrador para esta situação.



Ÿ Multivibradores Astáveis (MVA)

O que é um multivibrador astável? Um oscilador digital ou gerador de uma

onda quadrada. Um pisca-pisca a exemplo.

Como se dimensiona um multivibrador? Através dos cálculos a seguir.

1°) Para que seja possível trabalhar com as fórmulas do multivibrador são

necessários os seguintes passos:

O sinal de funcionamento do multivibrador é dado em Hz (Hertz). Porém

necessitamos do período, ou seja:

O período representa um ciclo no sinal do multivibrador, ou seja, uma “parte”

onde fica possível a visualização do formato do meu sinal. Para encontrar o período a

partir da freqüência usamos a seguinte fórmula:

Onde o período T é igual a 1 dividido pela freqüência. Ou seja, o período será o

inverso da freqüência.

OBS IMPORTANTES: Período (T) é dado na unidade segundo (s)

Para afixar esta fórmula veja o exemplo e faça o exercício a seguir:



Exemplo1: Dada o sinal de 1,5 kHz, encontre o valor do período:

Sabendo que T= vem que T = ·

Como K = 103 (Vide tabela acima), ao passar para o numerador da

fração, seu sinal é invertido.

Ou seja: T = , porem, 10-3 é igual a 1m (mili). T = .

Finalizando, é igual a dizima 0,66...; lembrado do conector,

T = 0,66... m segundos.

_________________________________________________________________________________

2) Encontre os valores, em segundos, dos períodos a seguir:

A) 1Hz; E) 952Hz;

B) 220Hz; F) 1kHz;

C) 100Hz; G) 1,5kHz;

D) 265MHz; H) 100kHz;

Como este meu sinal possui dois estados como no exemplo, daremos nomes para cada

um deles:



Respectivamente t1 e t2. Podemos dizer então que o período também é igual a:

Tendo-se o valor do período, pode se encontrar o valor de t1 e t2. Observe:

Exemplo2: (SUPONHA O VALOR DO PERÍODO IGUAL HÁ 2 SEGUNDOS)

Se t1 for igual a t2 vem:

T = t1 + t2 donde

T = t2 + t2, pois t1 é igual a t2.

Supondo o valor do período igual há 2 segundos vem

2 = t2 + t2. Somando t2 + t2 vem

2 = 2t2 donde caímos em uma equação do primeiro grau.

2 = 2t2 donde t2 = donde t2 = 1 s. Como t1 = t2 vem que

t1 = t2 = 1 segundo.

e se t1 fosse 4 vezes o valor de t2? ou seja:



t1 = 4t2. A forma mais fácil é substituir na fórmula: Sabemos que T = t1 + t2 porém t1 é igual a 4t2

Substituindo vem: T = 4t2 + t2 donde T = 5t2

Supondo o valor do período 2m (mili) segundos vem:

2m = 5t2 donde t2 = e t2 = 0,4m segundos

Encontramos o valor de t2, mais e o valor de t1?

t1 não é igual a 4t2? Substituindo vem:

0,4m 4 que é igual a 1,6m segundos

Assim, encontramos respectivamente o valor de t1 e t2

Donde t1 = 1,6m s.

t2 = 0,4m s.

3) Demonstre os valores de t1 e t2 de acordo com o tempo de cada período e a

condição:

A) T=10s e t1 = t2; D) T = 20s e t1 = 19t2

B) T = 8s e t1 = 3t2; E) T = 2/3s e t1 = 4t2;

C) T = 7s e t1 = 13t2; F) T = 8/15s e t1 = 6t2;

4) Demonstre os valores de t1 e t2 de acordo com a freqüência de cada sinal e a

condição:

A) F = 1Hz e t1 = t2; D) F = 100KHz e t1 = 24t2

B) F = 1KHz e t1 = 3t2; E) F = 2/3Hz e t1 = 4t2;

C) F = 1MHz e t1 = 19t2; F) F = 8/15Hz e t1 = 6t2;



2°) As fórmulas dos multivibradores que vamos trabalhar serão:

TIMER 555: TIMER 555: TTL 74121:

Com t1 ≠ t2 Com t1 = t2, logo R1 = R2

t1 = 0.693 * (R1 +R2) * C t1 = 0.693 * R1 * C t1 = 0.69 * R1 * C1

t2 = 0.693 * R2 * C t2 = 0.693 * R2 * C t2 = 0.69 * R2 * C2

TTL 74123:

t1 = 0.28 * R1 * C1 * (1 + 0.7 / R1) ou R1 = (t1 / 0.28 * C1) + 0.7

t2 = 0.28 * R2 * C2 * (1 + 0.7 / R2) ou R2 = (t2 / 0.28 * C2) + 0.7

A seguir, temos o circuito genérico dos principais Multivibradores:

Quando se tem t1 t2,

utiliza-se o circuito ao

lado.



ATENÇÃO: Observe que existem dois circuitos para o TIMER 555. Um para

t1=t2 e outra para t1 ≠ t2. Assim, as fórmulas serão diferentes.

Vamos agora juntar os conceitos vistos acima para dimensionar um

multivibrador.

Quando se tem t1 = t2,

utiliza-se o circuito ao

lado.



Exemplo3) Encontre os valores de R1 e R2 com T1 = 4T2, f = 1,5 kHz, C = 100 ηF. Utilize

o Timer 555.

Vamos passo a passo:

T = donde T = , passando o conector para o numerador vem: T =

Donde T = que é igual a 0,67m s arredondando para duas casas após a virgula.

Como t1 = 4t2, substituindo vem:

T = t1 + t2 donde T = 4t2 + t2 donde T = 5t2

Como encontramos o valor do período igual a 0,67ms vem:

0,67m = 5t2 donde t2 é igual a 0,134ms.

Como t1 é igual a 4t2 vem:

0,134 X 4 é igual a 0,536ms encontrando então os valores de t1 e t2 donde

t1 = 0,536ms

t2 = 0,134ms

Observando as formulas do 555 com t1 ≠ t2 já que t1 = 4t2, vem:

t1 = 0.693 * (R1 +R2) * C ESTA OBSERVAÇÃO SERVE APENAS PARA

t2 = 0.693 * R2 * C O 555 COM t1 ≠ t2

Observe que em t1 existem 4 incógnitas e em t2

apenas 3. Nos conhecemos (na primeira fórmula) o

valor de t1 e o de C, ou seja, 2 incógnitas porém,

necessitaríamos de mais uma para resolvermos como

uma equação do 1° grau.

Já na segunda fórmula, onde temos 3 incógnitas,

conhecemos o valor de t2 e C, podemos então resolver

como uma equação do 1° grau. Após encontrarmos o

valor de R2, substituímos na 1ª fórmula.



Vejamos então: Resolveremos a segunda fórmula e depois a primeira.

t2 = 0.693 X R2 X C substituindo vem :

0,134ms = 0.693 X R2 X 100 como estamos em uma multiplicação,

podemos dividir os dois lado da equação

pelos valores que estão multiplicando R2.

= dividindo vem:

= vem: R2 =

Resolvendo:

R2 = donde R2 = passando o 10-7 para

o numerador vem:

R2 = resolvendo vem:

R2 = 1933,6 arredondando R2 = 1,9K

Agora, substituindo o valor de R2 na 1ª equação vem:

t2 = 0.693 X (R1+R2) X C donde 0,536 = 0.693 X (R1+1,9K) X 100

Dividindo os dois lados da equação pelos valores que estão multiplicando R2 vem:

= vem R1 + 1,9K =

R1+1,9K = donde R2 =

R1+ 1,9K = R1 = 7734,5 – 1,9K donde

R1 = 5834,5 arredondando R1 = 5,8K



Assim, está dimensionado o nosso TIMER 555 com sinal de 1,5K Hz, t1 = 4t2,

com capacitores de 100F.

Vamos observar a montagem desse circuito. Para isso vamos precisar, além dos componentes acima mencionados, uma matriz de contato e uma fonte de alimentação.

5,8K

1,9K 10F

100F

5v É comum na entrada 5

do timer 555 (entrada

para ajuste) utilizar um

capacitor de 10F



De posse dos componentes e do esquema do circuito, é possível montar o circuito em uma matriz de contato para verificar a funcionalidade do mesmo.

Para afixar os conhecimentos, faça os exercícios propostos abaixo:

5) Dimensione para o Timer 555, TTL74121 e TTL74123 os circuitos:

A) R1 e R2 com T1 = T2, f = 10kHz, C = 10ηF (C1 = C2);

B) R1 e R2 com T1 = 4T2, f = 1,5kHz, C = 100ηF (C1 = C2);

6) Na garagem de um prédio, precisa-se de um sinal para piscar uma luz quando o

portão estiver se movendo. Proponha o dimensionamento de um multivibrador

para esta lâmpada.

7) Em um projeto de contador, é necessário um sinal de 15K Hz para o seu

funcionamento. Faça o dimensionamento para um multivibrador que utilize os

menores valores de resistências. Utilize capacitores de 100F.



Latch’s e Flip-Flop’s (FF)

Latch’s e Flip-Flop’s são circuitos biestáveis, ou seja, que apresentam em sua

(suas) saídas dois possíveis estados (“0” ou “1”). Estes circuitos são extremamente

importantes, pois representam a unidade elementar de memória e são base para a

construção dos principais circuitos que serão estudados em seguida.

Ÿ Latch’s

Latch-RS (Reset-Set) utilizando portas NOr.

A princípio, vamos entender o circuito acima. Os latch’s e FF são circuitos com

uma ou duas entradas e que possuem uma saída principal (Q) e outra que representa o

seu complemento. Têm como base a realimentação, ou seja, uma porta lógica recebe,

na entrada, a saída de outra. Cada porta lógica possui um valor de saturação (cc).

Quanto maior o valor do cc (Lê-se Beta-C-C), mais rapidamente “funcionará” a porta

lógica, drenando para si toda a corrente. A esse fenômeno se dá o nome de Condição

Inicial do Latch ou FF, ou seja, ao se alimentar o circuito, uma das saídas já apresentará

nível alto. Como não pode se medir sempre estes valores, eles são supostos.

Porém, como o circuito acima tem a capacidade de armazenar um bit? Vamos

rever a tabela de operação das portas utilizadas nos latch’s e FF em que estudaremos.

Suponhamos que a porta

lógica de baixo possua um

valor maior de saturação

(cc). Como a sua saída é

Q, Q receberá “1”

“1”

“0”



Porta NOr

A B S

0 0 1

0 1 0

1 0 0

1 1 0

Porta NAnd

A B S

0 0 1

0 1 1

1 0 1

1 1 0

Para entendermos, vamos colocar sinais lógicos nas entradas R e S a fim de observar o que acontece com as saídas. Suponha a condição inicial “1” e “0”.

R S

0 0

Temos então:

Observe que se tivermos o valor

“1” em qualquer uma das

entradas, a saída recebe o valor

“0”. Então “1” é determinante

A

B

S

“0”

“0”

“1”

“0”

Condição inicial

suposta

Observe que se tivermos o valor

“0” em qualquer uma das

entradas, a saída recebe o valor

“1”. Então “0” é determinante

A

B

S



Vamos fazer passo a passo. Vamos chamar a porta NOr de cima de “1” e a de

baixo de “2”.

Na entrada da porta “1” temos:

0 + 0 donde temos a saída Q = 1

Na entrada da porta “2” temos


1

2 “0”

Para saber qual das

portas analisar

primeiro, dê prioridade

para a porta que

possuir o valor

determinante em uma

das suas entradas. Caso

o valor de ambas as

entradas sejam “0”, dê

prioridade à porta que

possuir na sua

realimentação o valor

determinante.

“0”

“0”

“1”

“0”

“0”

“1”

“1” “0”

“0”

“1”

“0”

“0”

“1”

“0”

“0”

“0”

“1”



Observe que valor das saídas, que consideramos como condição inicial

Q = 1 e Q = 0 não mudaram ou seja, temos por definição que quando se aplica às

entradas de um latch ou FF os valore “0” e “0”, o valor das saídas não mudam.

Seguindo o mesmo raciocínio demonstrado acima, observamos que:

Aplicando agora às entradas o valor R = “1” e S = “0”, dando prioridade a

porta “1” pois esta possui na sua entrada o valor determinante temos:

Na entrada da porta “1”:


Observe que, com o valor de Q = “0” o valor da condição inicial, que era “1”

recebe agora o valor do resultado acima.

“0”

“0”

“0”

“1”

“1” “0”

“0”

“1”

“1” “1”

“0”

“0”

“0”

“0”

“0” “0”

“0”

“0”

“1” “0”





Observe que valor das saídas, que consideramos como condição inicial Q = 1 e

Q = 0, com o valor das entradas R = “1” e S = “0”, adquiriram agora valor Q = 0 e Q = 1.

Prosseguindo temos:

Aplicando agora às entradas o valor R = “0” e S = “1”, dando prioridade a

porta “2” pois esta possui na sua entrada o valor determinante temos:



Observe que, como o valor de Q era igual a “0”, com o valor aplicado acima, o

valor de Q não mudou. Porém, independente da condição inicial, com a aplicação do

valor “1” na entrada S do latch com portas NOr, o valor de Q sempre será igual a “0”

“1”

“0”

“0”

“1”

“1” “0”

“0”

“1”

“0” “1”

“1”

“0”

“0”

“x”

“x” “0”

“0”

“x”

“0” “x”



Para a saída Q temos “1” e “x” de forma que a saída será 0 e em cima, temos

“0” e “0” de forma que a saída será “1”.





Aplicando agora às entradas o valor R = “1” e S = “1”, não há necessidade de

determinar qual por terá prioridade, pois ambas recebe o valor “1” a sua entrada.





Observe que ambas as entradas possuem o mesmo valor, porém, Latch’s e FF

são circuitos que possuem duas saídas no qual uma representa o complemento da

outra. Desta forma, Quando R = S = ”1”, o estado de saída e chamado de

impossibilidade lógica (Estado Proibido), pois Q = Q = ”0”.

“1”

“1”

“1”

“0”

“0” “1”

“0”

“0”

“1”

“1”



Agora que todos os valore possiveis já forma aplicados a entrada deste Latch,

podemos definir a sua tabela de operação.

Tabela de operação

R S Q Q

0 0 Não mudam

0 1 1 0

1 0 0 1

1 1 Imp. Lógica

Latch-RS (Reset-Set) utilizando portas NAnd.


Observe que, diferente do Latch usando portas NOr, o Latch usando portas

NAnd tem sua função de memória quando é aplicado a sua entrada os valores R = “1”

e S = “1”.

R S Q Q

0 0 Imp. Lógica

0 1 1 0

1 0 0 1

1 1 Não mudam



Latch-SR (Set-Reset) utilizando portas NOr.


Observe que, diferente dos outros Latch’s, o Latch acima apresentado tem o

nome de SR e não RS. Isso se deve ao seguinte fator:

Operação de Set que significa alterar a saída Q para o valor “1”.

Operação de Reset significa alterar a saída Q para o valor “0”.

A entrada que, quando em “1” leva a saída principal (Q) à “1” é chamada de

Set. Analogamente a entrada que leva a saída Q para o valor “0” é chamada de Reset.

Latch-SR (Set-Reset) utilizando portas NAnd.

S R Q Q

0 0 Imp. Lógica

0 1 0 1

1 0 1 0

1 1 Não mudam




Ÿ Flip-Flop’s (FF)

Flip-Flop’s são circuitos biestáveis, ou seja, que apresentam em sua (suas)

saídas dois possíveis estados (“0” ou “1”). Porém, qual é a diferença entre um Latch e

um Flip-Flop? Simples: o sincronismo entre os valores das entradas.

Diferente do Flip-Flop, em um Latch, as saídas poderiam admitir estados sem

que as entradas recebessem seus devidos valores. Nos Flip-Flop’s, um sinal de Clock é

aplicado ao circuito de forma com que o Flip-Flop apresente sua atualização apenas

em um determinado estado do sinal de Clock.

O Clock representa um sinal gerado por um oscilador (multivibrador astável,

um cristal, ressonador entre outros), de forma quadrada, no qual oscila entre tensões

que são admitidas pelos circuitos digitais como “0” e “1”.

No sinal de clock observa-se as segunites possibilidades de funcionamento:

→ Baixo Ativo : Quando o sinal de Clock se encontra em “0”

→ Alto Ativo : Quando o sinal de Clock se encontra em “1”

→ Flanco Positivo : Quando o sinal de Clock transita de “0” para “1”

→ Flanco Negativo : Quando o sinal de Clock transita de “1” para “0”

S R Q Q

0 0 Não mudam

0 1 0 1

1 0 1 0

1 1 Imp. Lógica



Flip-Flop RS com portas NAnd

Este Flip-Flop, além de possuir as entradas já conhecidas do Latch RS Set e

Reset, possui a terceira entrada Clock que irá determinar o instante exato no qual

haverá a atualização das entradas.

Vejamos em seguida a tabela de operação deste Flip-Flop:

Alto Ativo Baixo Ativo




Flip-Flop JK (J – Set, K - Reset)

Um aperfeiçoamento do FF-RS, o FF-JK possui uma segunda realimentação de

forma que, quando J = K = ”1”, ocorre o complemento entre as saídas, ou seja, passam

de “0” para “1” e vice-versa. Essas complementações sucessivas criam uma oscilação

mantendo o circuito instável.


R S Clock Q Q

0 0 0 Não mudam

0 1 0 Não mudam

1 0 0 Não mudam

1 1 0 Não mudam

0 0 1 Não mudam

0 1 1 1 0

1 0 1 0 1

1 1 1 Proibido




Flip-Flop JK Master-Slave (Mestre-Escravo)

O FF-JK Master-Slave representa a união de dois FF-JK posicionados em cascata,

de forma com que o segundo recebe o sinal de Clock invertido e em suas entradas, as

saídas do primeiro FF. Desta forma, foi solucionada a oscilação que o FF-JK

apresentava em suas saídas quando J = K = “1”.

No FF-JK Master-Slave, quando J = K = “1” têm-se:

Quando Clock = “1”, o FF Master encontra-se habilitado, então as suas

saídas se encontram em oscilação. De forma análoga, o FF Slave encontra-se

desabilitado, sem que haja modificação nas saídas do circuito.

Quando Clock = “0”, o FF Slave encontra-se habilitado e, de forma análoga, o

FF Master encontra-se desabilitado. Como as saídas do FF Master não se alteram, o FF

Slave emite sua saída invertendo o valor da entrada.

J K Clock Q Q

0 0 0 Não mudam

0 1 0 Não mudam

1 0 0 Não mudam

1 1 0 Não mudam

0 0 1 Não mudam

0 1 1 0 1

1 0 1 1 0

1 1 1 oscilação




Flip-Flop JK Master-Slave com Clear e Preset

O Flip-Flop JK Master-Slave pode ser melhorado com a introdução no circuito

de duas entradas assíncronas chamadas Clear e Preset. Essas entradas atuam

diretamente sobre as saídas de forma que a atuação não depende do sinal do Clock ou

das entradas J e K.


J K Clock Q Q

0 0 0 Não mudam

0 1 0 Não mudam

1 0 0 Não mudam

1 1 0 Não mudam

0 0 1 Não mudam

0 1 1 0 1

1 0 1 1 0

1 1 1 Inversão




As entradas e Clear e Preset não podem ser acionadas ao mesmo tempo, caso

contrario, surge um novo estado de erro nas saídas.

Ÿ Simbologia

De modo a auxiliar no desenho dos Latch’s e Flip-Flop’s em circuitos que

utilizam ou tem como base esses circuitos, é utilizada uma simbologia que representa

o circuito em um bloco contendo as suas entradas e as suas saídas.

Vejamos abaixo a simbologias dos Latch’s e Flip-Flop’s estudados até o

momento:

Latch RS

J K Clear Preset Clock Q Q

X X 0 1 X 0 1

X X 1 0 X 1 0

0 0 1 1 0 Não mudam





0 1 1 1 1 0 1

1 0 1 1 1 1 0

1 1 1 1 1 Inversão



Flip-Flop RS

Este triângulo ao centro do Flip-Flop representa que o seu funcionamento

ocorre no flanco do sinal de Clock. Como visto anteriormente, o flanco ocorre na

transição de níveis lógicos estáveis e é chamado de positivo quando ocorre da

transição do nível lógico “0” para “1” e negativo quando ocorre do nível lógico “1” para

“0”.

Para representar na simbologia a diferença entre o flanco positivo é adotado:

Flip-Flop JK



Flip-Flop com as entradas assíncronas Clear e Preset.

Flip-Flop D e T

Os Flip-Flop’s dos tipos D e T consistem de uma variação do Flip-Flop JK Master-

Slave, que consistem respectivamente:

Flip-Flop T

Representa a união das entradas J e K de forma que J = K.


T Q

0 Não muda

1 Inversão



Flip-Flop D

Representa a união das entradas de forma que a se ter J ≠ K com uma inversora entra as entradas.


Através da tabela de operação deste Flip-Flop, é possível observar que este

funciona como um registrador, de forma a apresentar na saída principal o mesmo valor

da entrada D.

D Q

0 0

1 1



Ÿ Contadores

O que é um contador? É um circuito dedicado a contagem de bits. Entre as

contagens dos contadores, podemos dividir em dois tipos:

1. Contagens seqüenciais crescentes e decrescentes

Ou seja: 1, 2, 3, 4 ou 6, 5, 4, 3, 2, 1.

2. Contagens aleatórias

Ou seja: 5, 6, 9, 11, 1, 2, 0.

O circuito de um contador consiste na união de Flip-Flop’s. como, a exemplo,

FF-JK, FF-T e FF-D. vamos relembrá-los, usando agora a simbologia (circuitos em bloco),

cujos desenhos são:

Porém, revisando, vamos entender passo a passo o que são todos os alegóricos

desses Flip-Flop’s.

J, K, D e T são as ENTRADAS dos meus Flip-Flop’s.



Q e Q são as saídas dos meus Flip-Flop’s.

Este grande triângulo representa que o funcionamento do Flip-Flop se dá

através da passagem, no sinal do clock, do estado “1” para “0” (nível lógico alto para o

nível lógico baixo) ou o contrario, de “0” para “1” (nível lógico baixo para o nível lógico

alto), a esta transição se dá o nome de acionamento pelo flanco. Quando a passagem

se dá de “0” para “1”, recebe o nome de acionamento pelo flanco positivo ou .

Quando a passagem se dá de “1” para “0”, recebe o nome de acionamento pelo flanco

negativo ou .

Observe a diferença no acionamento. Nestas setas, haveria o funcionamento do FF.



Para a simbologia no circuito, ao flanco negativo adota-se na frente do flanco a

inversora e se o flanco for positivo, o fio do sinal de Clock é ligado diretamente no

flanco

Exemplo de flanco negativo Exemplo de flanco positivo

CLR (Clear) e PR (Preset) são entradas que, quando acionadas,

assincronamente, fazem com que a saída Q assuma os respectivos valores:

Preset : Q = 1;

Clear : Q = 0;

Para representar se o Clear ou o Preset forem baixo ativos ( ou a

representação Clr Pr) recebem a inversora em suas entradas, como nas imagens acima.

Para a desativação do Preset ou do Clear, segue-se a seguinte lógica:

Baixo ativo: Funciona com “0”. Para se desativar, este recebe “1”

Alto ativo: Funciona com “1”. Para se desativar, este recebe “0”



Contagens A quantidade de números que um contador conta é dada pela fórmula:

Onde n é igual à quantidade de Flip-Flop’s

Exemplo4)

Três Flip-Flop’s contaram 23, que é igual a oito números. Porém, quais serão estes números? Lembre-se que a contagem começa do 0,

então 3 Flip-Flop’s contaram 8 números cuja seqüência é de 0 a 7. Quantos FF serão necessários para a minha contagem? Segue-se o principio:

“Qual o maior numero da minha contagem?” Exemplo5)

Contagem (1, 2, 3, 4, 5, 6, 7, 8)

Maior número = 8 donde 8 em binário é igual a (1000)2.

Quantos números possuem (1000)2? 4 assim, 4 Flip-Flop’s Porém 4 Flip-Flop’s contaram de 0 até 15, devendo então, eliminarmos alguns

números desta contagem (no caso, os número 0, 9, 10, 11, 12, 13, 14, 15) como veremos no próximo assunto. Para afixar este tópico, faça os exercícios:

8) Quantos números contaram estes contadores e quais serão estes sabendo que

possuem:

A)3 FF

B)4 FF

C)5 FF 9) Quantos FF serão necessários para fazer as contagens a seguir? Indique os

números que ficaram fora da contagem

A) 1-2-3-4-5-6

B) 8-7-6-5-4

C) 4-9-5-8-13-2-6



Vejamos agora os tipos de contadores. Dividem-se em dois grupos:

Assíncrono (em sumo: Entradas recebem nível alto e clock no primeiro FF)

Contagens seqüenciais

Todas as minhas entradas recebem nível lógico alto

O resultado da minha contagem será visto nas saídas Q’s

O sinal de Clock é aplicado ao primeiro FF

O sinal de clock dos próximos FF será determinado pela tabela:

Síncrono (em sumo: Entradas definidas nos mapas e clock aplicado a TODOS os FF)

Contagens seqüencias e aleatórias

O meu sinal de Clock é aplicado a TODOS os FF


As minhas entradas serão encontradas a partir dos mapas de Karnaugh a partir

dos valores encontrados na tabela de transição

Ÿ Contador assíncrono

Este é o tipo de contador destinado apenas para contagens seqüenciais. Para

facilitar, vamos ver em partes cada etapa de montagem de um contador assíncrono.

Observe as três características abaixo:






Para demonstramos estas características, vamos ao circuito exemplo abaixo:

Exemplo6) Contador assíncrono de 0 a 3 (2 FF), , FF-T, Clr e Pr.

O sinal de clock dos próximos FF será determinado pela tabela.

No exemplo, foi citado que , ou seja, o flanco é negativo. Como a nossa

contagem é 0 1 2 3, é uma contagem crescente, analisando a tabela

vem:



Reinício

Exemplo7) Construa um contador assíncrono de contagem 1 a 5. , FF-T, Clr e Pr

O maior número da minha contagem é o cinco donde 5 = (101)2 em binário. (101)2 têm 3 números, então serão necessários três FF.

Porem, três FF farão a contagem de 0 a 7. Necessito então de eliminar os números 0-6-7.

Como? Observe a seguinte tabela verdade:

Número em decimal Q2 Q1 Q0 Contagem Reinício

0 0 0 0 0 1 1 0 0 1 1 0

2 0 1 0 1 0

3 0 1 1 1 0 4 1 0 0 1 0

5 1 0 1 1 0

6 1 1 0 0 1 7 1 1 1 0 1

Após a construção da tabela verdade, observe que os valores que eu não desejo na minha coluna Contagem serão empurrados na mesma linha para a coluna Reinício. Agora, para reunir todos os números do reinício em uma expressão, deve-se fazer o mapa de Karnaugh da coluna Reinício.

Donde Reinício = Q2.Q1.Q0 + Q2.Q1



Após encontrar a expressão do reinício em Karnaugh, vamos ao circuito exemplo

Vamos entender o que representa a fiação vermelha no acima. Os contadores assíncronos fazem uma contagem fechada de números (2 FF, 4

números, 3 FF, 8 números), e cabe ao circuito de reinício remover os números que não desejamos em nossa contagem.

Recapitulando: ao montar a coluna Reinício na minha tabela verdade, “empurrei” para lá os números que eu não desejava na minha contagem. Para reuni-los em uma única expressão, foi feito o Mapa de Karnaugh da coluna Reinício.

Observando a tabela abaixo, veja que ao invés de passar para o número 6, do número 5, ele volta para o número 1 (em verde). O número 1 é o primeiro número da minha contagem.



Observe o número no qual desejo voltar minha contagem, o número 1. Para o número 1, têm-se:

Q2 Q1 Q0 Q2 = 0 Q1 = 0 Q0 = 1

Você se lembra do Clear (Clr) e do Preset (Pr)? Quando o meu Clear for ativado a minha saída Q recebe o valor “0”. Quando o meu Preset for ativado a minha saída Q recebe o valor “1”. Ou seja, como nas minhas saídas:

Q2 o valor desejado é “0” deve-se acionar o CLEAR

Q1 o valor desejado é “0” deve-se acionar o CLEAR

Q0 o valor desejado é “1” deve-se acionar o PRESET



Concluindo, como eu desejo o número 1, o Preset do primeiro FF, o Clear do segundo e do terceiro FF devem ser ligados juntos como na figura acima, pela fiação vermelha. Voltando novamente ao circuito, veja:

Neste circuito estão reunidos os números que não desejamos na nossa contagem, ou seja, os números 0, 6, 7.

Quando tivermos os números 0, 6, 7 e este circuito for acionado, essa fiação vermelha fará o acionamento do Preset do primeiro FF e o Clear do segundo e terceiro FF’s, imprimindo o valor abaixo no contador:

Ou seja, o primeiro número da contagem, o número 1



Ÿ Contador Síncrono

Vamos rever os tópicos importantes para a construção deste circuito:

Contagens seqüencias e aleatórias

O meu sinal de Clock é aplicado a TODOS os FF


As minhas entradas serão encontradas a partir dos mapas de Karnaugh a partir

dos valores encontrados na tabela de transição

Exemplo8) Contador síncrono, FF-T, , Clr e PR.

Exemplo9) Dado 6, 4, 3, 0, 5, crie um contador para esta contagem que utilize FF-

JK, , Clr e PR.

Para que possamos construir um contador síncrono, é necessário conhecer a

tabela de transição de cada um dos FF’s.

.

FF-D FF-JK FF-T



Vamos entender cada uma dela no exemplo dado acima: Qual o maior número da minha contagem? 6 que em binário é (110)2

Necessitamos então de três FF’s. Agora, construindo a minha tabela, eu coloco os números na ordem da contagem:

Números em decimal

Q2 Q1 Q0 J0 K0 J1 K1 J2 K2

6 1 1 0

4 1 0 0

3 0 1 1

0 0 0 0

5 1 0 1 Porém, o que vem a ser J0, K0, J1, K1 entre outros? Para me localizar no circuito as minhas entradas vão receber índices como no exemplo a seguir:

Vamos agora entender a construção da tabela de um contador síncrono:



Números em decimal

Q2 Q1 Q0 J0 K0 J1 K1 J2 K2

6 1 1 0 0 X

4 1 0 0 1 X

3 0 1 1 X 1

0 0 0 0 1 X

5 1 0 1 X 1

Assim, vou preencher da mesma forma J1 e K1 observando Q1 e J2 e K2 observando

Q2. Observe que no caso do FF-T e FF-D, como só possuem uma entrada, diferente do

FF-JK, a tabela ficará menor.

Sobre a construção da tabela, independente to tipo de FF usado, observe que

esta abre como um livro

Números em decimal

Q2 Q1 Q0 T0 T1 T2

6 1 1 0 0 1 0

4 1 0 0 1 1 1

3 0 1 1 1 1 0

0 0 0 0 1 0 1

5 1 0 1 1 1 0

Observe a coluna Q0. Começando do número 6

(está circulado). De 0 para a linha de baixo, 0, J

recebe 0 e K recebe X. De 0 para 1 J recebe 1 e K

recebe X. De 1 para 0 J recebe X e K recebe 1. De 0

para 1, J recebe 1 e K recebe X. E da ultima linha

com o zero pelo qual começamos, de 1 para 0, J

recebe X e K recebe 1.



Após Encontrar cada uma das entradas, deve-se fazer o mapa de Karnaugh de cada

uma delas e ligá-las nas entradas

Exemplo9)

Observando a tabela que construímos (a J0), vamos fazer o seu mapa de

Karnaugh:

Desta forma, na entrada J0 no meu contador síncrono, está receberá Q1



No caso, é importante lembrar que no contador síncrono também é importante o

circuito de reinício, pois, em caso de interferência externa, o circuito volte para a

contagem.

Número em decimal Q2 Q1 Q0 Contagem Reinício 0 0 0 0 1 0

1 0 0 1 0 1 2 0 1 0 0 1

3 0 1 1 1 0

4 1 0 0 1 0 5 1 0 1 1 0

6 1 1 0 1 0

7 1 1 1 0 1

Concluindo:

Números em decimal

Q2 Q1 Q0 J0 K0 J1 K1 J2 K2

6 1 1 0 0 X X 1 X 0

4 1 0 0 1 X 1 X X 1

3 0 1 1 X 1 X 1 0 X

0 0 0 0 1 X 0 X 1 X

5 1 0 1 X 1 1 X X 0

J0 como vimos no mapa de Karnaugh acima, é igual a Q1.

Observe K0. Considerando os X’s como 1, teremos toda a coluna com valor 1,

donde K0 = “1”. Observe também que isso se repete em K1.

Nos demais, há a necessidade de se encontrar as expressões nos mapas de

Karnaugh, como no J0, J1, J2 e K2.



Observe nos mapas que os valores 1, 2 e 7, que estão fora da minha contagem, receberam X nos mapas, pois não vão interferir ou acrescentar nada a contagem.

Q0

Q1

Q1



J0 = Q1 K0 = “1”

J1 = Q0 K1 = “1”

J2 = Q1 K2 =

E, voltando à tabela reinício, vamos fazer o mapa de Karnaugh para encontrar a

expressão de reinício, caso haja alguma interferência externa. Observe que não é

possivel fazer nenhum agrupamento.

Como a contagem no contador síncrono não necessita do circuito de reínicio para a sua contagem, ele pode ser aplicado a qualquer numero da sequência, a exemplo o 4 (100).

Q1.Q0

Q2.Q1.Q0

Q2.Q1.Q0

Q2.Q1.Q0

Reinício = Q2.Q1.Q0 + Q2.Q1.Q0 + Q2.Q1.Q0

Q1.Q0



Observações e comentários sobre o circuito acima:

Ÿ (MSB) É a indicação para o bit mais significativo, no caso, Q2

Ÿ Observe que o Preset do primeiro, segundo e o Clear do terceiro, que não participaram do meu circuito de reinício (reinício em 4(100)), estão recebendo 0. Como estes não serão utilizados, eles estão desativados, ou seja, como neste circuito, Clr e Pr funcionam com 1, para desativá-los, basta colocar o contrario, no caso 0.



Ÿ Contadores Bidirecionais

Aperfeiçoamento de um contador, Contadores bidirecionais são os contadores que

possuem um controle (uma chave, que permite hora uma contagem crescente, hora decrescente, de acordo com um padrão estabelecido.

Contadores bidirecionais podem obedecer a dois formatos: Assíncrono ou

Síncrono. Ÿ A chave controle

Chamada de Up/Dw (Up/Down, Crescente/Decrescente), representa o controle do circuito para contagens decrescentes ou crescentes

Ex: Up/Dw = 1 Faça uma contagem crescente

Up/Dw = 0 Faça uma contagem decrescente

Ÿ Contador Bidirecional Assíncrono Lembra-se desta tabela abaixo?

Vamos a um exercício exemplo: Exemplo10) Construa um contador bidirecional assíncrono, Mod-8, com reinício em 0.

FF-JK, Clr e Pr e . U/D = 0 decrescente. Com reinício em 0? Mod-8?

Reinício em 0 significa que o primeiro número da contagem é o 0. MOD significa “etapas de contagem”. Se o primeiro número é 0 e este contador conta 8 números vem:

0 1 2 3 4 5 6 7 {___________________________________}

8 números MOD – 8



Voltando ao exercício, vamos entender como será a tabela verdade de um contador bidirecional assíncrono. Sempre em um contador assíncrono, o sinal de Clock a partir do segundo Flip-Flop era definido pela tabela

Haviam sempre duas possibilidades: Ou Q, ou Q. Na minha tabela, então montaremos com Q, Q e a chave de controle Up/Dw.

U/D Q Q CK

0 0 0 ?

0 0 1 ?

0 1 0 ?

0 1 1 ?

1 0 0 ?

1 0 1 ?

1 1 0 ?

1 1 1 ? No enunciado do problema, foi dito que e UD = 0 Decrescente. Então, quando Up/Dw for 0, como o flanco e negativo e a contagem decrescente:

O valor do meu Ck será igual a Q quando U/D = 0



Desta forma, voltando à tabela, quando U/D = 0 o meu S será igual a Q

U/D Q Q CK

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0

1 0 1

1 1 0

1 1 1 Analogamente, se U/D = 0 fará uma contagem decrescente, U/D = 1 fará uma contagem crescente.

O valor do meu Ck será igual a Q quando U/D = 1

U/D Q Q CK

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 1

1 1 1 1

U/D = 0

O valor de Q foi

“Empurrado” para

a coluna S

U/D = 1

O valor de Q foi

“Empurrado” para

a coluna S



Com a tabela já pronta, vamos à expressão:

U/D Q Q CK

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 1

1 1 1 1

Para a construção do circuito, algumas características se igualam a do contador assíncrono, como:




Vamos então ao circuito:

Perceba que se houvessem 3, 4 ou vários Flip-Flops, sempre haveria um XNor fazendo a ligação do sinal de Clock.

Considerações: Clr e Pr Desativado (São baixo ativos ou seja, funcionam com 0, para serem desativados recebem 1)

U/D.Q

U/D.Q

U/D.Q + U/D.Q =

U/D

(Lê-se > U/D XNOR Q)

Q



Ÿ Contador Bidirecional Síncrono

De forma semelhante ao contador bidirecional assíncrono, no contador bidirecional síncrono haverá uma chave de controle (Up/Dw) e a sua construção será igual à construção de um contador síncrono. Vejamos um exercício exemplo:

Exemplo11) Construa um contador bidirecional assíncrono, Mod-8, com reinício em 0.

FF-T, Clr e Pr e . U/D = 0 crescente.

Mod-8 = 8 número 0 a 7 e 7 a 0. Para a construção deste contador, é recomendado a construção de duas

tabelas:

Up/Dw = 0 Crescente Up/Dw = 1 Decrescente

Na primeira tabela, em que U/D = “0”, os valores a serem contados são colocados de forma crescente. Na segunda tabela em que U/D = “1”, os valores a serem contados são colocados de forma decrescente.

De posse de ambas as tabela, vamos construir a transição T0, T1 e T2.

U/D Q2 Q1 Q0 T0 T1 T2

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

U/D Q2 Q1 Q0 T0 T1 T2

1 1 1 1

1 1 1 0

1 1 0 1

1 1 0 0

1 1 1 1

1 1 1 0

1 1 0 1

1 1 0 0

U/D Q2 Q1 Q0 T0 T1 T2

0 0 0 0 1 0 0

0 0 0 1 1 1 0

0 0 1 0 1 0 0

0 0 1 1 1 1 1

0 1 0 0 1 0 0

0 1 0 1 1 1 0

0 1 1 0 1 0 0

0 1 1 1 1 1 1

U/D Q2 Q1 Q0 T0 T1 T2

1 1 1 1 1 0 0

1 1 1 0 1 1 0

1 1 0 1 1 0 0

1 1 0 0 1 1 1

1 0 1 1 1 0 0

1 0 1 0 1 1 0

1 0 0 1 1 0 0

1 0 0 0 1 1 1



De posse das transições, vamos extrair as expressões: Não é necessário fazer um mapa de Karnaugh para o valor de T0 pois esse é

visível na tabela = “1”.

T1 = U/D + Q0

T2 = U/D.Q1.Q0 + U/D.Q1.Q0

Com o valor das expressões, vamos a montagem do circuito:

T1

T2



Observe que o sinal de Clock é aplicado a todos os FF e que, como Clear e Preset são baixo ativos, para desativarmos, estes recebem nível lógico alto.



Ÿ Registradores de deslocamento

Shift-Register (SR)

Você certamente já viu um ônibus com um letreiro passando alguma informação:

Essa é uma evidente aplicação do Shift-Register, a função de deslocamento de

dados. Este circuito consiste das seguintes características:

Síncrono, ou seja, sinal de clock aplicado a todos os Flip-Flop’s.

Deslocamento: para a direita, para a esquerda e para ambos os lados.

Para cada Bit, haverá um FF.

Flip-Flop D

Flip-Flop D? Porque, para este circuito, se utiliza Flip-Flop D? Vamos recordar o Flip-Flop D abaixo:

Tabela de Operação

D Q

0 0

1 1

O circuito de deslocamento de dados (Shift Register ou

SR) utiliza o FF-D, pois tem a função como a de um

“vidro”, ou seja, o valor que se tem na entrada do FF é

igual ao valor de saída, fazendo então, com uma

sequência de FF’s-D, o deslocamento de dados.



Formas de entrada e saída de dados (veremos exemplificações abaixo):

Entrada Serial Saída Serial

Paralela

Entrada Paralela Saída Serial

Paralela Conceito de serial: Bit a Bit, um de cada vez. Observa-se apenas a ultima saída. Conceito de paralelo: Simultâneo, tudo junto. Vêem-se todas as saídas

Observe o que acontece com o sinal “1” colocado na entrada do primeiro FF:

Com o sinal de clock na transição de “0” para “1” (flanco positivo) haverá o funcionamento do FF. Com o sinal “1” (1) na entrada, ao funcionamento do FF, este valor aparecerá na saída (3). Após uma nova transição no sinal de clock, este valor “1” que estava em (3), ou seja, na entrada do segundo FF, aparecerá na sua saída (5). Da mesma forma isso acontecerá no terceiro FF e este valor “1” colocado na entrada do circuito saíra do circuito.



Deslocamento de Dados

Nos registradores de deslocamento, o sentido de deslocamento pode ser:

E

Observe claramente que a única mudança será a inversão dos FF’s. Ÿ Para esses deslocamentos também são sucintas as seguintes nomenclaturas:

Deslocamento L R (ou seja, left Right, Esquerda dieira) ou R L.

Simplesmente L R ou R L ou “To Right” (para a direita).



Ÿ Entrada de dados x Saída de dados Entrada serial e saída serial

Observe que está apenas entrado Bit a Bit e Saindo Bit a Bit

Entrada serial e saída paralela

Observe que está entrando bit a bit, porém todos estão sendo vistos até o ultimo FF.

Ÿ Entrada paralela de dados

Este pequeno circuito no Preset e no Clear

permite que, quando se deseje carregar um

valor em um FF, se habilite a entrada “Load”

(Load funciona com 0) e coloque o valor

desejado na “Entrada” , a exemplo. No FF-D2,

desejo carregar o valor “1”. Habilita-se o

“Load” e se inseri “1” na “Entrada”.

Vamos observar a origem deste circuito

abaixo:



A Tabela para esse pequeno circuito é a seguinte:

Load Entrada Clr Pr

0 0

0 1

1 0

1 1

Você se recorda:

“CLR (Clear) e PR (Preset) são entradas que, quando acionadas, fazem com que

a saída Q assuma os respectivos valores:

Preset : Q = 1;

Clear : Q = 0;”

Quando o meu “Load” estiver habilitado, ou seja, em “0”, caso eu deseje carregar o valor “0” no FF, deve-se acionar o Clr e se desejado for o valor “1”, deve-se acionar o Preset. Como o Clear e o Preset são Baixo Ativos, ou seja, funcionam com 0, ao contrario de receberem “1” na tabela, vão receber 0 para funcionarem.

Load Entrada Clr Pr

0 0 0 1

0 1 1 0

1 0 1 1

1 1 1 1

Concluindo, obtém se, por Maxtermos, para o Clear e Preset: Clear = Load + Entrada Preset = Load + Entrada

Observe que a principio,

preenche-se a tabela

verdade normalmente

“Load” habilitado

Observe que quando o

“Load” estiver em “1”,

o meu Clear e Preset

devem estar

desativados, ou seja,

recebendo “1”.



Entrada paralela e saída serial

Entrada paralela e saída paralela



Considerando na montagem da tabela “Load” como “1” para o funcionamento do carregamento de dados, tem-se a seguinte expressão:

Load Entrada Clr Pr

0 0 1 1

0 1 1 1

1 0 0 1

1 1 1 0

Clear = Load + Entrada Preset = Load + Entrada ou a equação equivalente:

Clear = Load.Entrada

Preset = Load.Entrada Cujo circuito é:

Com a utilização deste circuito o carregamento de dados mantém-se igual ao do circuito usando OR, porém, o habilitador agora funcionará com o valor 1.



Ÿ Registrador de Deslocamento Bidirecional. Assim como no contador bidirecional, nos registradores de deslocamento

bidirecionais, haverá uma chave que fará o controle que direcionará hora os dados para a direita, hora para a esquerda. Essa chave também é chamada de L/R

(LeftRight) Vamos então à tabela:

Chave de controle

Deslocamento para a direita

Deslocamento para a esquerda

Entrada do FF

0 0 0 ?

0 0 1 ?

0 1 0 ?

0 1 1 ?

1 0 0 ?

1 0 1 ?

1 1 0 ?

1 1 1 ?

Supondo que a chave de controle, com valor “0” fará o deslocamento para a esquerda, vem:

Chave de controle



Entrada do FF

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0

1 0 1

1 1 0

1 1 1

O valor de

“Deslocamento

para esquerda”

foi

“Empurrado”

para a coluna

“Entrada do

FF”



Chave de controle



Entrada do FF

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 1

1 1 1 1

Chave de controle



Entrada do FF

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 1

1 1 1 1 Para extrairmos a expressão, vamos ao mapa de

Karnaugh:

O valor de

“Deslocamento

para Direita”

foi

“Empurrado”

para a coluna

“Entrada do

FF”

Concluindo, observemos ao lado como ficou a tabela completa:

Considere na expressão: Deslocamento para a direita = DesD Deslocamento para a esquerda = DesE

L/R.DesE

L/R.DesD

Entrada do FF = L/R.DesE + L/R.DesD



Para entendermos a montagem da expressão, vamos analisar um circuito

genérico para 3 Bit’s (ou seja, Três Flip-Flop’s)

Vamos imaginar um pouco: Se o deslocamento fosse para a direita, D0 receberia os dados, a entrada D1 receberia a saída Q0, a entrada D2 receberia a saída Q1, como no circuito abaixo:

Se o deslocamento fosse para a esquerda, D2 receberia os dados, a entrada D1 receberia a saída Q2, a entrada D0 receberia a saída Q1, como no circuito abaixo:

Com o sentido do deslocamento já conhecido, vamos voltar à expressão:




No início deste exemplo, definimos, para a montagem da tabela, que a chave de controle L/R com valor “0” faria um deslocamento dos valores para a esquerda. Analogamente, L/R = “1” fará um deslocamento para a direita. Substituindo a entrada requerida na equação encontrada, vem:

Substituindo então todos os dados na equação vem: Substituindo em todas as equações:

Depois de montadas todas as equações, têm-se o registrador de deslocamento Bidirecional.


D0 = L/R.DesE + L/R.DesD

Se o deslocamento fosse para a direita,

D0 receberia os dados, a entrada D1

receberia a saída Q0, a entrada D2

receberia a saída Q1.

Se o deslocamento fosse para a

esquerda, D2 receberia os dados, a

entrada D1 receberia a saída Q2, a

entrada D0 receberia a saída Q1.

D0 = L/R.Q1 + L/R.D

Este ”D”

corresponde

a “Dados de

entrada”

D0 = L/R.Q1 + L/R.D

D1 = L/R.Q2 + L/R.Q0

D2 = L/R.D + L/R.Q1



Observações sobre o circuito acima.

Ÿ Quando a chave L/R for 0, os dados irão se deslocar para a esquerda. Ÿ Quando a chave L/R for 1, os dados irão se deslocar para a direita.

Ÿ DADO1 – quando se deseja um deslocamento para a direita (L/R = 1), os dados

devem ser colocados em “DADOS1”. Ÿ DADO1 – quando se deseja um deslocamento para a esquerda (L/R = 0), os

dados devem ser colocados em “DADOS2”.

Saída Paralela



Ÿ Memórias

Memórias são circuitos dedicados ao armazenamento de dados. São circuitos semicondutores que se dividem quanto á volatilidade e ao acesso.

Considere a estante acima. Representa um exemplo simples do que é uma memória. Se você deseja-se buscar algo que esta na prateleira 10, você iria diretamente à prateleira 10, a exemplo. Para os nossos circuitos, teremos um circuito decodificador que fará a seleção dessas “prateleiras”



Memória ROM A memória ROM consiste de um circuito cujos dados já estão determinados e não podem ser alterados, somente acessados. Em sumo, consiste de um circuito que pode ser constituído de três formas: Forma Completa, Compacta e em forma de Matriz de diodos.

Construção de uma ROM

A principio vamos supor os dado que desejamos armazenar:

D0 D1 D2 D3 D4 D5 D6

Linha0 0 1 0 1 0 0 1

Linha1 0 0 1 1 0 1 1

Linha2 0 1 1 1 0 0 0

Linha3 0 1 1 1 1 1 1

Linha4 1 1 1 1 0 0 0

Linha5 1 0 0 1 0 1 0 Esta tabela consiste de uma memória 6x7 donde temos 6 linhas de dados

(Linha0 até Linha5) e 7 dados (D0 até D6). Os dados colocados acima foram escolhidos aleatoriamente a exemplo.

Dados

Linhas

de

Dados

Bit’s a serem

armazenados



Forma completa

A forma completa de construção de uma memória ROM consiste do esquema

abaixo:

Para fazer a seleção das linhas de dados (L1, L2, Ln) há um decodificador. Para a construção do circuito, vamos às tabelas:

A princípio vamos fazer uma tabela com as entradas do decodificador em função das linha de dados, porém, quantas entradas haverão no meu decodificador? O número de entradas no meu codificador será determinado pela equação abaixo:

Onde N é a quantidade de entradas no meu codificador. Exemplo12) Em uma matriz 6x7, quantas deverão ser as entradas no meu

codificador? Linhas de dados = 6

6 ≤ 21 6 ≤ 22 6 ≤ 23 6 ≤ 24 6 ≤ 25 ......

Número de linhas de dados ≤ 2N



23, 24, 25... Porém, qual valor usar? Utiliza-se o menor, no caso, 3 entradas.

Vamos então à tabela:

A2 A1 A0 L0 L1 L2 L3 L4 L5

0 0 0 1 0 0 0 0 0

0 0 1 0 1 0 0 0 0

0 1 0 0 0 1 0 0 0

0 1 1 0 0 0 1 0 0

1 0 0 0 0 0 0 1 0

1 0 1 0 0 0 0 0 1

1 1 0 0 0 0 0 0 0

1 1 1 0 0 0 0 0 0

Veja que nesta tabela os atuadores são L0... L5 e que a cada número na tabela,

vão sendo respectivamente acionados. Observe também em vermelho, que para as duas ultimas linhas do codificador,

não há linhas de dados, portanto, essas podem ser descartadas. Para as expressões, fazendo a extração por mintermos:

L0 = A2.A1.A0 L1 = A2.A1.A0 L2 = A2.A1.A0 L3 = A2.A1.A0 L4 = A2.A1.A0 L5 = A2.A1.A0

Concluído acima os valores das linhas de dados, vamos agora aos dados.



Fazendo a união desta tabela com a de linhas de dados vem:

Para tirar as expressões, vamos a um macete:

Extraindo todas as equações, vem:

D0 = L4 + L5

D1 = L0 + L2 + L3 + L4

D2 = L1 + L2 + L3 + L4

D3 = L0 + L1 + L2 + L3 + L4 + L5

D4 = L3

D5 = L1 + L3 + L5

D6 = L0 + L1 + L3

L0 L1 L2 L3 L4 L5 D0 D1 D2 D3 D4 D5 D6

1 0 0 0 0 0 0 1 0 1 0 0 1

0 1 0 0 0 0 0 0 1 1 0 1 1

0 0 1 0 0 0 0 1 1 1 0 0 0

0 0 0 1 0 0 0 1 1 1 1 1 1

0 0 0 0 1 0 1 1 1 1 0 0 0

0 0 0 0 0 1 1 0 0 1 0 1 0

L0 L1 L2 L3 L4 L5 D0

1 0 0 0 0 0 0

0 1 0 0 0 0 0

0 0 1 0 0 0 0

0 0 0 1 0 0 0

0 0 0 0 1 0 1

0 0 0 0 0 1 1

Observe este um. Seguindo a

linha pode-se ver que ele

encontra outro um, que esta na

coluna L4.

Observe este outro. Seguindo a

linha em que está, ele encontra

outro um, que esta contida na

coluna L5. Somando os dois

valores encontrados, se tem:

D0 = L4 + L5



Com todas as equações encontradas, vamos ao circuito:

Porém, para simplificação, existe a forma compacta, que remove as linhas de

dados.



Forma Compacta

Na forma completa temos as seguintes tabelas:

A2 A1 A0 L0 L1 L2 L3 L4 L5

0 0 0 1 0 0 0 0 0

0 0 1 0 1 0 0 0 0

0 1 0 0 0 1 0 0 0

0 1 1 0 0 0 1 0 0

1 0 0 0 0 0 0 1 0

1 0 1 0 0 0 0 0 1

1 1 0 0 0 0 0 0 0

1 1 1 0 0 0 0 0 0

L0 L1 L2 L3 L4 L5 D0 D1 D2 D3 D4 D5 D6

1 0 0 0 0 0 0 1 0 1 0 0 1

0 1 0 0 0 0 0 0 1 1 0 1 1

0 0 1 0 0 0 0 1 1 1 0 0 0

0 0 0 1 0 0 0 1 1 1 1 1 1

0 0 0 0 1 0 1 1 1 1 0 0 0

0 0 0 0 0 1 1 0 0 1 0 1 0

Entradas do decodificador em função das linhas de dados

Linhas de dados em função dos dados



E se excluirmos as linhas de dados e construíssemos uma tabela com as linhas o

decodificador diretamente em função dos dados como abaixo?

A2 A1 A0 L0 L1 L2 L3 L4 L5 0 0 0 1 0 0 0 0 0

0 0 1 0 1 0 0 0 0

0 1 0 0 0 1 0 0 0

0 1 1 0 0 0 1 0 0

1 0 0 0 0 0 0 1 0

1 0 1 0 0 0 0 0 1

1 1 0 0 0 0 0 0 0

1 1 1 0 0 0 0 0 0

Unindo, a nossa tabela ficará assim:

A2 A1 A0 D0 D1 D2 D3 D4 D5 D6 0 0 0 0 1 0 1 0 0 1

0 0 1 0 0 1 1 0 1 1

0 1 0 0 1 1 1 0 0 0

0 1 1 0 1 1 1 1 1 1

1 0 0 1 1 1 1 0 0 0

1 0 1 1 0 0 1 0 1 0

1 1 0 0 0 0 0 0 0 0

1 1 1 0 0 0 0 0 0 0

L0 L1 L2 L3 L4 L5 D0 D1 D2 D3 D4 D5 D6

1 0 0 0 0 0 0 1 0 1 0 0 1

0 1 0 0 0 0 0 0 1 1 0 1 1

0 0 1 0 0 0 0 1 1 1 0 0 0

0 0 0 1 0 0 0 1 1 1 1 1 1

0 0 0 0 1 0 1 1 1 1 0 0 0

0 0 0 0 0 1 1 0 0 1 0 1 0

Observe que nestas duas ultimas linhas de dados, não há dados

para serem guardados e para demonstrar que não estão sendo

utilizadas, recebe o valor “0” em todas as colunas.



Para encontrar os valores de D0... D6 é feita a extração da expressão pelos

mapas de Karnaugh:

A2.A1

A1.A0

A2.A1

A2.A1.A0

A2. A0

A2. A1

D0 =

D1 =

D2 = A2. A1 + A2. A0 + A2.A1.A0

A1.A0 + A2.A1

A2.A1



A2. A0

A1. A0

A2.A1. A0

A2

A1

D3 =

D4 =

D5 = A1. A0 + A2. A0

A2.A1. A0

A1 + A2



De posse das equações, vamos ao circuito:

A2.A1

A2.A0

D6 = A2.A1 + A2.A0



Matriz de Diodos.

Consiste na forma mais econômica de se fazer uma memória ROM. Recorda-se

da nossa tabela dados:

D0 D1 D2 D3 D4 D5 D6

Linha0 0 1 0 1 0 0 1

Linha1 0 0 1 1 0 1 1

Linha2 0 1 1 1 0 0 0

Linha3 0 1 1 1 1 1 1

Linha4 1 1 1 1 0 0 0

Linha5 1 0 0 1 0 1 0

Quando houver um Bit “1” para ser guardado, haverá a colocação de um diodo

da linha de dados para os dados, como abaixo:

Quanto à polarização: Anôdo na linha de dados e catôdo nos dados. Para

simplificar o desenho, reduzimos o decodificador a um circuito em bloco.



Voltando a nossa tabela de dados, vejamos como ficará a matriz de diodos:

D0 D1 D2 D3 D4 D5 D6

Linha0 0 1 0 1 0 0 1

Linha1 0 0 1 1 0 1 1

Linha2 0 1 1 1 0 0 0

Linha3 0 1 1 1 1 1 1

Linha4 1 1 1 1 0 0 0

Linha5 1 0 0 1 0 1 0

Matriz de diodos:

Há, na saída de todos os dados, uma resistência e depois estes dados são

aterrados.

Até aqui, foi apresentado à memória ROM, que não é volátil, ou seja, as

informações que ela possui não podem ser alteradores nem removidas. Vamos agora à

memória EEPROM, que é uma memória ROM programável e apagável e a memória

RAM, que é uma memória volátil.

0 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 1 0



Vamos primeiro ao circuito em bloco para, na próxima pagina, aprofundarmos

na expansão de memórias

EEPROM - ROM programável e apagável

4k = 4 x 1024 = 4096 ≤ 212 12 endereços (A0..A11).

4k 4096 endereços de armazenamento. 8 8 entradas ou saídas de dados

WE Write Enable (Escrita habilitada)

OE Power.

I/O Input/Output de dados (entrada e saída)

RAM - Memórias de Acesso Aleatório

4k = 4 x 1024 = 4096 ≤212 12 endereços (A0..A11).

R/W Read/Write (Ler/escrever)

Cs Chip select (Selecionamento de Chip).

I/O Input/Output de dados (entrada e saída)



Expansão de memórias RAM

Expansão paralela

Para entendermos melhor o que isso significa, vamos a um exemplo:

Exemplo13) Projete a expansão de uma memória RAM de 64x4 para 64x16.

Para começar, vamos entender: o que é uma memória 64x4? É uma memória

de 64 “prateleiras” de armazenamento, sendo que, cada uma delas consegue

armazenar 4 Bit’s. Porém, o que vem a ser uma expansão paralela? Vamos explicar no

exemplo abaixo.

“Têm-se estantes de 64 endereços que suportam apenas 4 Bit’s, porém, necessita-se

que elas suportem 16 Bit’s” pela conta

4 Bit’s 4 Bit’s 4 Bit’s 4 Bit’s

16 Bit’s

Mesmo endereço nas 4 memórias



A solução necessária e fazer um agrupamento dessas memórias, ampliando os

dados de 4 Bit’s para 16 Bit’s.

Vamos então ao circuito:

64 ≤ 2n donde n é igual a 6. Então teremos 6 entradas para seleção das

“prateleiras”.

Observações sobre o circuito acima:

Observe que o CS é comum a todos, pois todos os chip’s serão

selecionados ao mesmo tempo

Observe que o R/W é comum a todos o, pois a informação será escrita

ou lida em todas as memórias.

Observe também que, como no exemplo da estante da página anterior, os endereços serão comuns a todas as memórias.



Expansão de capacidade

Ao contrario da expansão paralela, que amplia o numero de bit’s armazenados

em cada endereço, a expansão de capacidade ampliará o número de endereços. Para

isso, haverá algumas diferenças. Vamos a partir do exemplo abaixo demonstrar como

se realiza esta expansão.

Exemplo14) Projete a expansão de uma memória RAM de 64x4 para 256x4.

Como é desejado armazenar 256 Bit’s, então são necessárias

256 ≤ 2n donde n = 8, ou seja, 8 linhas de endereços (A7 .. A0)

Porém cada memória que possuímos possui 64 linhas de endereços

64 ≤ 2n donde n = 6, ou seja, 6 linhas de endereços (A5 .. A0)

Fazendo esta subtração: 8 – 6 = 2 linhas, que serão as minhas linhas de controle (A7 e A6).

A7 A6 Cs0 Cs1 Cs2 Cs3

0 0 0 1 1 1

0 1 1 0 1 1

1 0 1 1 0 1

1 1 1 1 1 0

A princípio, o nosso circuito ficaria como o ao lado.

Observe que toda memória tem uma entrada Cs, que significa

Chip Select, ou seja, seleção do chip. Essas duas linhas que

encontramos como resultados da subtração acima farão o

controle para a seleção de cada chip. Para isso vem a seguinte

tabela verdade:

0

1

2

3



Vamos entender essa tabela:

A7 A6 Cs0 Cs1 Cs2 Cs3

0 0 0 1 1 1

0 1 1 0 1 1

1 0 1 1 0 1

1 1 1 1 1 0

As linhas A7 e A6 estarão fazendo o controle para a seleção das memórias.

Observe que a entrada Cs funciona com “0”, então, na tabela o valor “1” irá desativar

as entradas que não são necessárias.

Para finalizar, extraindo as expressões por maxtermos vem:

Cs0 = A7 + A6

Cs1 = A7 + A6

Cs2 = A7 + A6

Cs3 = A7 + A6

De posse de todas as expressões, vamos então ao circuito.



Observações sobre o circuito acima:

Observe agora que a entrada Cs fará a seleção de cada memória de

acordo com o valor de L6 e L7

Observe que o R/W é comum a todos o, pois a informação será escrita

ou lida em todas as memórias.

Como principal diferença, observe que, além dos endereços, o circuito

de dados será comum a todas as memórias

A0



Ÿ Conversores Ao se relacionar sistemas digitais com circuitos analógicos ou vice-versa, torna

se necessário converter valores, para que estes possam se relacionar.

Sinal digital Sinal analógico

Antes de iniciarmos no estudo sobre os conversores D/A (digital para analógico)

e A/D (analógico para digital), vamos visualizar alguns componentes que são

importantes para sua construção.

Amplificador operacional

A entrada representada pelo (-) é a entrada inversora.

A entrada representada pelo (+) é a entrada não inversora.

Características

Impedância de entrada infinita;

Impedância de saída nula;

Quando o valor das entradas forem iguais, o valor da saída será 0.



Estrutura física do Amplificador Operacional

Características

Observe que entre as entradas do amplificador operacional, há uma resistência

altíssima, considerada como infinita. Em modelos comerciais, essa resistência varia de

valores de 2M, 12T à valores maiores.

O FTCT é um componente dedicado a comparação de tensões. Este

componente fará a comparação dos valores de entrada e imprimirá este valor na saída

Vs. Vamos observar abaixo o circuito interno de um modelo de Amplificador

Operacional. O µA741 da Texas Instruments.

FTCT

Resistência infinita



Para a tensão de saída Vs, têm-se a seguinte equação:

Vs = V(+) – V (-)

Vs = entrada não inversora – entrada inversora

Á exemplo, vamos observar a situação abaixo:

Qual será o valor da saída?

Observe os valores das entradas. Na entrada inversora temos um tensão de 5v

e na entrada não inversora, uma entrada de 7v. Aplicando a fórmula abaixo vem:

Vs = V(+) – V (-)

Vs = 7v – 5v

Vs = 2v

Amplificador Inversor

Neste circuito, a tensão de saída (Vs) será igual a equação abaixo:

Vs = - (Rf / R1) x V1



Exemplo:

Somador Inversor

Neste circuito, a saída Vs será igual ao somatório das tensões. Sua fórmula será semelhante a do Amplificador Inversor, porém, a relação que foi apresentada acima será agora equivalente para cada resistor do somatório.

Vs = - (Rf / R1) x V1 + (- (Rf / R2) x V2) + (- (Rf / R3) x V3)

Ao colocar (- Rf) em evidência, vem:

Vs = - Rf x (V1/R1) + (V2/R2) + (V3/R3)

Vs = -(4K7/2K2) x 4

Vs = -2,13 x 4

Vs = -8,54v



Conversor D/A

(Digital para Analógico)

O conversor D/A é um conversor dedicado a transformar Bit’s em tensões. Para a sua construção, existem dois modelos de circuito:

Malha de resistores variáveis

A fórmula que demonstra a tensão de saída do amplificador:

Vs = - (Rf/R) x Vrf + (- (Rf/2R) x Vrf) + (- (Rf/4R) x Vrf) + (- (Rf/8R) x Vrf)

Colocando –Rf, R e Vrf em evidência, vem:

Vs = (- Rf x Vrf) x A + B + C + D R 2 4 8

Exemplo

Apresentar os níveis de tensão de saída de um conversor D/A com malha de

resistores variáveis para 3 Bit’s. Dados: Vrf = 4v, Rf = 6K8, R = 1K .

( )



A B C Vs 0 0 0 ?

0 0 1 ?

0 1 0 ?

0 1 1 ?

1 0 0 ?

1 0 1 ?

1 1 0 ?

1 1 1 ?

Aplicando a fórmula acima demonstrada vem:

Vs = ((- 2,7k x 4)/1k) x (A + B/2 + C/4)

Vs = (-10,8) x (A + B/2 + C/4) Agora, para cada valor da tabela, vamos ter um valor, como abaixo:

A B C Vs

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Observe: Como A = 0, B = 0 e C = 0, substituindo vem:

Vs = (-10,8) x (A + B/2 + C/4)

Vs = (-10,8) x (0 + 0/2 + 0/4)

Vs = -10,8 x ( 0 )

Vs = 0v



A B C Vs

0 0 0 0v

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Agora, para a segunda linha:

A B C Vs

0 0 0 0v

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Vs = (-10,8) x (A + B/2 + C/4)

Vs = (-10,8) x (0 + 0/2 + 1/4)

Vs = -10,8 x ( 1/4 )

Vs = -2,7v



A B C Vs

0 0 0 0v

0 0 1 -2,7v

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Feito a conta para todos os valores, têm-se a tabela completa:

A B C Vs

0 0 0 0v

0 0 1 -2,7v

0 1 0 -5,4v

0 1 1 -8,1v

1 0 0 -10,8v

1 0 1 -13,5v

1 1 0 -16,2v

1 1 1 -18,9v

Observe que, para este modelo de conversor D/A, são necessários valores múltiplos de resistores. Se fosse necessário fazer um conversor para 14 bit’s, e

considerássemos R = 1, seriam necessários os seguintes resistores:

1 2 4 8 16 32 64 128 256 512

1024 2048 4096 8192

O que seria visivelmente inviável. Para opor-se a esse problema, a solução é a utilização da rede resistiva R-2R, que necessita de apenas três valores de resistores.



Rede R-2R

_______________________________________________________________________

EXPLICAÇÃO DA FÓRMULA

________________________++++++++++++++++++++++++++++++++++________________________

Vs = (- Rf x Vrf) x A + B + C + D 3R 2 4 8 16

Exemplo:

Apresentar os níveis de tensão de saída de um conversor D/A com rede R-2R

para 3 Bit’s. Dados: Vrf = 2,8v, Rf = 2k4, R = 1k2 .

( )



A B C Vs 0 0 0 ?

0 0 1 ?

0 1 0 ?

0 1 1 ?

1 0 0 ?

1 0 1 ?

1 1 0 ?

1 1 1 ?

Substituindo na formula, vem:

Vs = ((-2K4 x 2,8)/3k6) x (A/2 + B/4 + C/8)

Vs = (-1,86) x (A/2 + B/4 + C/8)

Agora, para cada valor da tabela, vamos ter um valor, como abaixo:

A B C Vs

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Observe: Como A = 0, B = 0 e C = 0, substituindo vem:

Vs = (-1,86) x (A/2 + B/4 + C/8)

Vs = (-1,86) x (0/2 + 0/4 + 0/8)

Vs = -1,86 x ( 0 )

Vs = 0v



A B C Vs

0 0 0 0v

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Agora, para a segunda linha:

A B C Vs

0 0 0 0v

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Vs = (-1,86) x (A/2 + B/4 + C/8)

Vs = (-1,86) x (0/2 + 0/4 + 1/8)

Vs = -1,86 x ( 1/8 )

Vs = -0,23v



A B C Vs

0 0 0 0v

0 0 1 -0,23v

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Feito a conta para todos os valores, têm-se a tabela completa:

A B C Vs

0 0 0 0v

0 0 1 -0,23v

0 1 0 -0,46v

0 1 1 -0,7v

1 0 0 -0,93v

1 0 1 -1,18v

1 1 0 -1,41v

1 1 1 -1,62v

apostila eletrônica digital king ii ultimate

Documents