apostila de sistemas automáticos

Download Apostila de Sistemas Automáticos

If you can't read please download the document

Upload: matheus-souza

Post on 01-Feb-2016

9 views

Category:

Documents


2 download

DESCRIPTION

Dentro dos seus limites técnicos e econômicos de aplicabilidade, AUTOMAÇÃO é um potente instrumento necessário à realização sistemática e competente de todas as aplicações concretas.

TRANSCRIPT

  • 1

    SISTEMAS AUTOMTICOS Prof. Antnio M. C. Soares Jnior

  • 2

    1. INTRODUO

    Dentro dos seus limites tcnicos e econmicos de aplicabilidade, AUTOMAO um potente instrumento

    necessrio realizao sistemtica e competente de todas as aplicaes concretas, que possam constituir

    um passo efetivo adiante do potencial da ao humana e na diminuio de sua fadiga em todos os nveis

    operativos.

    importante salientar a distino idiomtica entre os termos AUTOMAO e AUTOMATISMO.

    AUTOMATISMO meios, instrumentos, mquinas, processos de trabalho, ferramentas, etc. graas aos quais

    a ao humana reduzida em um determinado processo.

    AUTOMAO a dinmica organizada dos automatismos.

    Em outras palavras, assim como m automatismo um simples sitema destinado a produzir a igual esforo

    fsico ou mental, um maior volume de trabalho, a automao a associao organizada dos automatismos,

    para executar os objetivos do processo humano.

    Com relao as funes que desenvolvem, os automatismos podem ser classificados como de POTNCIA ou

    de GUIA, segundo se destinem a propiciar atividade fsica ou mental, respectivamente. Na realidade um

    processo de automao completo compreende as duas classes de automatismos.

    O grau de automao no est exatamente representado pela avaliao relativa da proporo de trabalho

    humano que o sistema suscetvel de eliminar mas, e principalmente, pela complexidade absoluta, das

    funes que o automatismo considerado assume. Ou seja, muito mais fcil automatizar totalmente uma

    operao relativamente simples do que automatizar um pequeno percentual de um processo complexo,

    em funo de suas repercusses humanas, de economia e viabilidade.

    2. SISTEMAS AUTOMTICOS

    Um sistema destinado a regular a temperatura de um forno diferente daquele destinado a promover uma

    seqencia de eventos em sucesso, tal como numa linha de produo de alimentos em conservas.

    O primeiro sistema opera continuamente com os requerimentos de entrada e do tipo de malha fechada,

    para o qual os sinais so geralmente de natureza analgica.

    Por outro lado, o segundo sistema, executa um j determinado conjunto de eventos os quais comeam um

    com o trmino dos anteriores. Neste caso os sinais so geralmente do tipo lgico e tal sistema pode ser

    considerado do tipo malha aberta, caso seja concludo estgio final o qual permite a repetio do ciclo.

    O segundo sistema pertence a classe conhecida como dos SISTEMAS AUTOMTICOS que deve ser

    distinguida daquela dos SISTEMAS CONTROLADOS.

    Os SISTEMAS AUTOMTICOS incorporam operaes tais como contagem, adio e verificao de existncia

    ou no de um evento. Todas essas e outras operaes so desempenhadas usando-se sinais e

    componentes lgicos.

    O prximo capitulo destinado a promover o background necessrio manipulao e uso dos sinais lgicos

    e sistemas de nmeros usualmente encontrados em sistemas automticos.

  • 3

    3. ALGEBRA DE BOOLE Conceitos bsicos de lgica

    3.1 A lgebra

    A linguagem natural caracteriza-se pela comunicao por meio de sentenas (contexto), ao invs de

    meras palavras como unidades com significado prprio. Isto, em um estgio avanado, permite um

    entendimento satisfatrio sem a necessidade de maiores explicaes. Por outro lado o uso de tais

    informaes (vagas e ambguas) totalmente inadequado para transmitir, precisamente, idias e

    instrues para uma mquina.

    A mquina um ouvinte totalmente desprovido de imaginao, que no pode conjecturar e nem seguir

    regras que no aquelas precisamente estabelecidas, alm de no permitir suposies. Assim, todas as

    operaes devem ser programadas com base em instrues detalhadas e precisamente definidas.

    Para comunicar condies e relaes de uma forma simples e que seja de entendimento universal faz-

    se necessrio uma linguagem exata, a lgica simblica satisfaz este requerimento, tanto analtica como

    construtivamente e denominada lgebra Booleana.

    Esta linguagem possui uma estruturao to poderosa que permite dedues e procedimentos de

    reao, sendo idealmente adequada para o projeto lgico de sistemas.

    A lgebra Booleana lida com variveis que assumem apenas dois valores, apresentando portanto, uma

    conotao binria. Esta caracterstica envolve um sistema nico de smbolos e um conjunto de regras

    preciso e independente governando a manipulao dos mesmos.

    Os smbolos da lgebra Booleana so as letras que representam as variveis e os sinais que representam

    as operaes. As regras, acima mencionadas, definem os postulados que possuem propriedades

    axiomticas de coerncia, consistncia, contributividade e independncia.

    3.2 Conceito de Estado Operadores Bsicos

    Considere a declarao: A luz est acesa. Esta declarao pode ser falsa ou verdadeira, sendo possvel

    represent-la por uma varivel X, de tal modo que:

    X = 1 se a declarao verdadeira

    se X = 0 se a declarao falsa.

    No existe significado numrico para o 1 ou para o 0, e sim a representao lgica do estado da varivel

    X.

    A declarao prvia implica em que, se X verdadeiro ento negao de X falsa. A negao de

    representada por X (X linha) e referida tambm como COMPLEMENTO de X.

    A varivel X conhecida como uma varivel lgica desde que ela s pode assumir um dos dois estados

    nomeados: verdadeiro ou falso, 1 ou 0, alta ou baixa, ligada ou desligada, etc.

  • 4

    3.3 Diagrama de Venn

    conveniente pensar em uma varivel lgica como representante de um conjunto. Por exemplo, seja A

    o conjunto constitudo de todos os dispositivos que apresentam apenas dois estados de atuao.

    O conjunto A representado, segundo Venn, por meio de um circulo dentro de um retngulo, como

    mostra a figura 3.3 (a). O retngulo define o UNIVERSO que cerca a rea e estabelece seus limites. Pode-

    se dizer que verdadeiro dentro do circulo e falso fora dele.

    Considere agora um outro conjunto B, constitudo por todos os componentes hidrullicos. Como estes

    podem realizar tanto funes digitais (binrias) como analgicas, alguns componentes de A tambm

    pertencem ao conjunto B. B ento representado por um crculo no UNIVERSO, havendo portanto uma

    interseo com o circulo de A, como mostra a figura 3.3 (b).

    (a) (b) (c)

    Figura 3.3.1 Diagrama de Venn

    Logo, os dois conjuntos se interseccionam e a rea escura abriga as ocorrncias simultneas de A e B

    que, no exemplo em questo, representam todos os componentes hidrulicos que podem executar

    funes binrias.

    Na lgebra Booleana o termo E representado por um ponto ( . ) e a rea escura da interseco representada por A.B i.e. A E B que define um produto lgico.

    Por outro lado, dois conjuntos pode no ter nenhum elemento em comum, por exemplo, o conjunto de

    dispositivos que executam funes binrias eletronicamente e o conjunto de dispositivos hidrulicos

    que executam funes analgicas. Neste caso diz-se que os dois conjuntos so MUTUAMENTE

    EXCLUSIVOS e que A.B = 0, onde 0 (zero) representa o conjunto vazio

    A figura 3.3.1 (c) mostra trs conjuntos, os j definidos A e B, e o C que se constitui de todos os

    dispositivos posicionadores. Tais dispositivos podem executar funes binrias como tambm analgicas

    alm de poderem ser hidrulicos, pneumticos, eltricos e de tecnologia mista. As ocorrncias

    simultneas de A, B e C encontram-se na rea escura e so representas por A.B.C, i.e., A E B E C.

    A representao de conjuntos como mostrado na figura 3.3.1 conhecida como DIAGRAMA DE VENN.

    Estes diagramas podem ser usados para demonstras outra importante relao entre conjuntos. Por

    exemplo a rea coberta pelos conjuntos A e B, juntos, como mostrado na figura 3.3.2, representa a

    classe de dispositivos que executam funes binrias ou de dispositivos hidrulicos.

    B A A

    A B A

    C

  • 5

    Figura 3.3.2

    O termo OU representado pelo sinal ( + ) e o conjunto combinado denominado por A+B, i.e., A OU B,

    que define uma soma lgica.

    3.4 Sinais Conectivos

    Os termos E, OU e NEGAO DE so conhecidos como sinais conectivos, desde que eles no

    implicam em multiplicao ou adio no sentido aritmtico.

    Os sinais conectivos ( . ) e ( + ) podem ser tratados como operaes algbricas enquanto os conjuntos so considerados como variveis lgicas. Isto caracteriza a lgebra de Boole. Por exemplo os conjuntos

    A e A` contm todos os membros do Universo, logo tem-se que:

    A+A` = 1

    onde o Universo considerado como 1. Por outro lado os conjuntos A e A` no tm nada em comum

    (mutuamente exclusivos) o que pode ser representado algebricamente por:

    A.A`=

    onde (zero) representa o conjunto vazio.

    3.5 Ligaes em Circuitos

    Outra maneira conveniente de observar os sinais conectivos ( . ) e ( + ) por meio das ligaes em circuitos, mostradas na figura 3.5.1. Cada uma das variveis lgicas e x e y controla o estado da

    respectiva ligao. Por exemplo, se x = 1 ento a ligao associada acionada. Se x = 0, o circuito

    aberto naquela ligao. A ligao associada comporta-se de maneira similar.

    (a) f = x . y (b) f = x +y

    Figura 3.5.1

    A B

    y x 1 f

    y

    x

    1 f

  • 6

    A figura 3.5 (a) mostra que o sinal conectivo E, traduz uma operao de ligaes em srie a qual, simula

    a funo lgica f = x.y. A funo f ser verdadeira, i.e., igual a 1, se os sinais x e y estiverem presentes

    simultaneamente. A ausncia de x ou de y ou de ambos implica em f = 0.

    Similarmente, na figura 3.5 (b), o sinal conectivo OU, traduz uma operao de ligaes em paralelo, que

    simula a funo lgica f = x+y. Neste caso f ser igual a zero apenas quando ambos os sinais x e y no

    estiverem presentes, e ser igual a 1 quando um deles estiver presente.

    3.6 Postulados da lgebra de Boole

    X = 1 se X 0 X = 0 se X 1

    1.1 = (1 E 1) = 1 0+0 = ( OU ) = 0

    1.0 = (1 E 0) = 0 0 +1 = ( OU ) = 1

    0.0 = (0 E 0) = 0 1+1 = (1 OU 1) = 1

    1` = (negao de) = 0 0` = (negao de = 1

    Basicamente, os postulados definem, muito sucintamente, a influncia das trs operaes bsicas de E,

    OU e NEGAO DE, sobre o valor das variveis. Existe uma simetria com relao aos postulados

    chamada DUALIDADE, que significa que para toda a proposio a cerca da soma existe uma proposio

    anloga para o produto e vice-versa. Em outras palavras qualquer lei da lgebra, vlida para a adio,

    tambm valida para a multiplicao.

    Assim, se o produto associativo, tambm a soma o , e se a soma comutativa, tambm o o

    produto, e assim por diante.

    Como resultado desta dualidade os postulados acima foram apresentados nas suas formas duais.

    3.7 Teoremas da lgebra de Boole

    Ao contrrio dos postulados, os teoremas booleanos no contm nada que no possa ser provado e

    nem outras suposies, se no aquelas referentes aos prprios postulados.

    Assim, os teoremas so deduzidos inteiramente dos postulados e mostram as relaes entre os

    conceitos implicados.

    Os teoremas booleanos so proposies poderosas e extremamente teis no estabelecimento da

    identidade das equaes booleanas. Eles permitem simplificar expresses lgicas, transformando-as em

    expresses equivalentes de mais simples utilizao.

    A implementao de um conjunto de equaes booleanas, em termos de hardware lgico, ,

    frequentemente, um exerccio de manipulao e transformao dos termos dos teoremas booleanos.

    Segue a lista dos mais significativos teoremas, que so apresentados em suas expresses duais, por

    exemplo, teoremas 9 e 10.

    A forma dual de uma expresso booleana obtida pela troca de todas as conexes Es por OU s,

    trocando todos os 0s por 1s e vice-versa.

    Outra forma de uma expresso booleana a chamada expresso complementar. O complemento de

    uma expresso booleana obtido da mesma maneira que a sua dual, com a diferena de que cada

  • 7

    literal (varivel) complementado. Por exemplo, o complemento da expresso x.y`+ x.y.z` (x`+

    y).(x`+y`+z).

    1. x + x = x Leis da Tautologia

    2. x . x = x

    3. x + y = y + x Leis da Comutao

    4. x . y = y . x

    5. (x + y) + z = x + (y + z) Leis da Associao

    6. (x . y) . z = x . (y . z)

    7. x + (y . z) = (x + y) . (x + z) Leis da Distributividade

    8. x . (y + z) = (x . y) + (x . z)

    9. x + x . y = x Leis da Absoro

    10. x . (x + y) = x

    11. x . 1 = x Leis do Universo

    12. x + 1 = 1

    13. x . 0 = 0 Leis da Nulidade

    14. x + 0 = x

    15. x + x`= 1 Leis da Complementao

    16. x . x`= 0

    17. x = y` - y = x Lei da Contraposio

    18. x = x` Lei ta Dupla Negao

    19. x . y + x . y` = x Leis da Expanso

    20. (x + y) . (x + y`) = x

    21. (x + y)` = x` . y` Leis de De Morgan

    22. (x . y)` = x` + y

    23. x + x`. y = x + y Leis da Reflexo

    24. x . (x` + y) = x . y

    25. x . y + y . z + x` . z = x . y + x`. z Leis da Tranmisso

    26. (x + y) . (y + z) . (x`+ z) = (x + y) . (x`+ z)

    27. x . y + x`.z = (x + z) . (x`+ y) Leis da Transposio

    28. (x + y) . (x`+ z) = x .z + x`. y

    A Figura 3.7.1., apresenta um dispositivo de seleo de placas de madeira cujas expresses lgicas,

    definidoras das aes, foram simplificadas usando os teoremas booleanos. Considerando-se que, as

    combinaes de sinais a.b`, a.b, e a`.b definem as placas a serem endereadas para as esteiras 1, 2 e 3,

    respectivamente, so obtidas as seguintes expresses lgicas definidoras dos estados dos cilindros A, C

    e D.

    C0 = a

    C1 = a`.b

    D0 = a.b

    D1 = b

    A0 = c+d+e

    A1 = a+b

  • 8

    Figura 3.7.1. Dispositivo de seleo de placas de madeira.

    3.7.1 Teoremas de Morgan

    Foi definido que a negao de uma varivel lgica x implicava em seu complemento x` . Se for

    estabelecido o estado de x (verdadeiro, alto, ligado ou 1) ento x` teria o estado complementar (falso,

    baixo, desligado ou 0) e vice-versa.

    possvel generalizar o conceito de complementao para tratar funes de mais de uma varivel

    lgica, tais como f = x + y . z.

    Se a expresso do lado direito do sinal da igualdade (L.D.I.) logicamente correta, ento f = 1, de outra

    forma f = 0. logicamente correto, neste caso, dizer que f` = (x + y . z)`, onde o termo (L.D.I.)

    denominado complemento de f ou complemento de x + y . z.

    Na manipulao de funes, tais como a acima referida, com o propsito de simplific-las,

    frequentemente envolve-se o Teorema de Morgan, que dado por:

    Examinando o (L.D.I.) das duas relaes, observa-se que o (L.E.I.) pode ser obtido por:

    a. Troca de todos os sinais conectivos (E) por (OU) e vice-versa;

    b. Troca de todos os 1`s por 0`s e vice-versa;

    c. Complementao independente de cada varivel que aparece no (L.E.I.).

    O teorema de Morgan no usado somente para a manipulao e simplificao de funes, de forma

    aplicada, usado, tambm, na a construo de circuitos lgicos de uma maneira geral.

    (a.b.c.d....)` = a`+b`+c`+d`+...

    a+b+c+d+... = a`.b`.c`.d`...

  • 9

    3.8 Tabela Verdade (Truth Table)

    Apesar dos teoremas booleanos poderem ser provados pelo uso de outros teoremas, a maneira

    fundamental de se mostrar a evidncia irrefutvel da validade de um teorema por meio da aplicao

    do conceito da Tabela Verdade e dos postulados da lgebra Booleana.

    A prova da Tabela Verdade consiste em listar todas as combinaes dos valores, os quais as variveis de

    uma equivalncia pode possuir, e fazer substituies destes valores em ambos os lados da relao. Se o

    valor de ambos os lados da relao o mesmo, aps cada substituio, ento a equivalncia

    estabelecida.

    O uso do mtodo da Tabela Verdade para a prova de teoremas demonstrado com o teorema 23, da

    relao da seo 3.7, como a seguir.

    VARIVEIS X Y

    LADO ESQUERDO X + X`. Y

    LADO DIREITO X + Y

    0 0 0 + 1 . 0 = 0 0 + 0 = 0

    0 1 0 + 1 . 1 = 1 0 + 1 = 1

    1 1 1 + 0 . 1 = 1 1 + 1 = 1

    1 0 1 + 0 . 0 = 1 1 + 0 = 1

    Existem duas variveis envolvidas no teorema e cada uma delas pode possuir apenas dois valores

    explcitos: 0 e 1. Por outro lado existem quatro combinaes de valores para o termo x, y. Substituindo

    os valores das variveis para os lados esquerdo e direito da igualdade do teorema e aplicando as

    proposies expressas para os postulados, os valores das combinaes de cada lado podem ser

    determinados.

    O teorema vlido se o valor do lado esquerdo corresponder quele do lado direito para cada

    combinao de valores das variveis.

    Pode-se verificar tambm, com este exemlo que o nmero de combinaes possveis entre as variveis,

    que corresponde ao nmero de linhas da tabela igual a 2n , onde n igual ao nmero de variveis

    envolvidas (da funo).

    Um outro exemplo simples, permite verificar uma aplicao do teorema de Morgan com verificao por

    meio da Tabela Verdade. Ou seja, considere a funo dada por:

    {f = x + y.z} e seu complemento {f` = (x + y.z)` = x`. (y` + z`)}

    A correspondente Tabela Verdade ter ento 23 = 8 linhas.

    x y z y.z f f x y z y`+z f

    0 0 0 0 0 1 1 1 1 1 1

    0 0 1 0 0 1 1 1 0 1 1

    0 1 0 0 0 1 1 0 1 1 1

    0 1 1 1 1 0 1 0 0 0 0

    1 0 0 0 1 0 0 1 1 1 0

    1 0 1 0 1 0 0 1 0 1 0

    1 1 0 0 1 0 0 0 1 1 0

  • 10

    1 1 1 1 1 0 0 0 0 0 0

    As colunas 1, 2 e 3 apresentam as possibilidades de combinao das variveis. A coluna 4 obtida

    considerando-se as colunas 2 e 3, desde que o produto (y.z) necessrio na expresso f = x + y.z . A

    coluna 5 obtida considerando-se as colunas 1 e 4. A coluna, 6 a partir de 5 e 6, as colunas 7 e 8 a partir

    de 1,2 e 3, respectivamente. A coluna 10 obtida considerando-se 8 e 9, desde que, y`+ z` tambm

    necessrio na expresso f` = (x + y.z)`. Finalmente, a coluna 11 obtida considerando-se as coluna 7 e

    10.

    As colunas 6 e 11 foram obtidas por meio de dois diferentes mecanismos. Elas so equivalentes, ento

    (x + y.z)` = x`. (y` + z`) como pr-dizia o Teorema de Morgan.

    3.9 Transmisso, Bloqueio e Dualidade

    A funo transmisso T, assume o valor lgico 1 se obtida uma sada de um dispositivo devido ao

    aparecimento de 1`s em algumas de suas entradas. Por exemplo, considere o circuito da figura 3.4, e sua

    tabela verdade associada.

    x y z T EQUIVALNCIA

    0 0 0 0

    0 0 1 0

    0 1 0 0

    0 1 1 0

    1 0 0 0

    1 0 1 1 x . y`. z

    1 1 0 1 x . y . z

    1 1 1 1 x . y . z

    O aparecimento de 1 em uma ligao provoca a conduo naquele contato particular. Ento, o que se

    pode verificar da tabela verdade, que existe sada para as combinaes de x . y`. z ou x . y . z` ou x . y .

    z. Todas as demais combinaes de x, y e z falham para produzir uma sada no circuito. Logo a funo

    transmisso pode ser escrita como:

    T = x.y`.z + x.y.z` + x.y.z 3.9.1

    A funo bloqueio B, representa o desaparecimento do sinal de sada. Esta assume o valor lgico se a sada 0 (no existe). Da primeira linha da tabela verdade da figura pode-se escrever:

    B = x.y.z Com o entendimento de que cada um dos x e y e z tm de se anular para que B seja 1. Para se obter a expresso completa para B, constri-se a tabela verdade mostrada na figura 3.9.2, e a expresso completa dada por:

    x 1 T

    z

    y

    Figura 3.9.1 Transmisso

  • 11

    B = x.y.z + x.y.z` + x.y`.z + x.y`.z` + x`.y.z 3.9.2

    X Y `z B EQUIVALNCIA

    0 0 0 1 x.y.z

    0 0 1 1 x.y.z

    0 1 0 1 x.y`.z

    0 1 1 1 x.y`.z

    1 0 0 1 x`.y.z

    1 0 1 0

    1 1 0 0

    1 1 1 0

    Figura 3.9.2 Bloqueio

    As expresses 3.9.1 e 3.9.2 podem ser simplificadas como a seguir:

    T = x.y`.z + x.y.z` + x.y.z

    = x.z (y+y`) + x.y.z` = x.z + x.y.z` = x.(z+z`.y)

    Usando a lei da Reflexo, dada pelo Teorema 23 (seo 3.7) tem-se que:

    T = x.(y+z)

    De modo similar para a funo de bloqueio pode-se escrever que:

    B = x.y.(z+z`) + x.y`.(z+z`) + x`.y.z = x.y + x.y`+ x`.y.z = x.(y+y`) + x`.y.z

    = x+x`.(y.z), Usando mais uma vez a Lei da Reflexo, tem-se que:

    B = x+(y.z)

    Em sua forma mais simples, as funes de transmisso e bloqueio so dadas por:

    T = x.(y+z)

    3.9.3 B = x+(y.z)

    Verifica-se ento que as funes T e B so funes duais. A figura 3.9.3 mostra a tabela verdade para T, B, T`e B`, com base nas relaes (3.9.3), e tambm as funes Transmisso, Bloqueio e Dual.

  • 12

    x y z y.z Y+z T B T B

    0 0 0 0 0 0 0 1 1

    0 0 1 0 1 0 0 1 1

    0 1 0 0 1 0 0 1 1

    0 1 1 1 1 0 0 1 0

    1 0 0 0 0 0 1 1 0

    1 0 1 0 1 1 1 0 0

    1 1 0 0 1 1 1 0 0

    1 1 1 1 1 1 1 0 0

    Figura 3.9.3

    Com base na discusso prvia comclui-se que: Se uma funo booleana verdadeira, no somente seu complemento verdadeiro, mas tambm sua dual. Na simplificao de funes de ligao, esta propriedade da funo dual pode ser usada de acordo com os seguintes passos:

    1. Determinao da dual da funo original 2. Simplificao da dual 3. Determinao da dual do ltimo passo 4. Simplificao do resultado.

    Exemplo 3.9.1. Simplificar a funo T = (x.w+x.y).(w.y+x).(w.z+x.y) Comea-se formando a dual da funo:

    D = (x+w).(x+y)+(w+y).x+(w+z).(x+y)

    x 1 T

    z

    y

    B 1

    y

    x

    z

    D 1

    y

    x

    z

  • 13

    Combinando o 1 e o 3 termos, obtem-se:

    D = (x+y).(x+w+z)+(w+y).x, desde que w=w+w

    Usando a Lei da Distributividade, dada pelo Teorema 7 (seo 3.7), de forma inversa e sobre o 1 termo, tem-se que,

    D = x+y.(w+z)+(w+y).x = x+x.(w+y)+y.(w+z) Verificando-se o 1 e 2 termos, possvel aplicar o Teorema 9 (seo 3.7), considerando (w+z) como uma nica varivel, tem-se ento,

    D = x+y.(w+z)

    A funo simplificada obtida tomando-se a dual de D,

    T = x.(y+w.z)

    3.10 Forma Cannica das Funes Booleanas

    Um dos mais poderosos mtodos sistemticos para a simplificao de funes complexas, o mtodo Quine McCluskey, requer a expanso da funo original na sua forma cannica. Uma funo booleana pode ser expandida em uma das duas seguintes formas cannicas:

    (a) Expanso em soma de produtos ou forma normal disjuntiva (FND)

    (b) Expanso em produtos de soma ou forma normal conjuntiva (FNC)

    Cada termo, em ambas as formas, deve conter todas as variveis ou seus complementos. Cada varivel ou seu complemento s deve aparecer uma vez em cada termo. Os exemplos seguintes ilustram tais conceitos: Exemplo 3.10.1 Expressar F = x+y.z na sua FND A funo F possui trs variveis x, y e z. O LDI da funo contm dois termos x e y.z, nenhum desses termos preenche os requisitos da forma cannica, desde que no 1 no aparece y e nem z, ou seus complementos, e no 2 o x ou seu complemento. possvel modificar-se F para a forma desejada por meio do uso adequado da Lei da Complementao (Teorema 15), dado por:

    x + x`= 1 ; x + y`= 1...etc.

    Escreve-se ento, F = x+y.z

    = x.(y+y`).(z+z`) + (x+x`).y.z = x.(y.z+y.z` + y`.z + y`.z`) + x.y.z + x`.y.z = x.y.z +x.y.z+ x.y z + x.y`z` + x.y.z + x`.y.z

  • 14

    Cortam-se os termos repetidos logo,

    F = x.y.z +x.y.z`+ x.y`z + x.y`z` + x`.y.z Que a FND requerida. Cada termo no LDI chamado de MINITERMO e denominado por mi . Esta forma tambm conhecida como Forma Cannica do Minitermo. Observar que para uma funo de trs variveis, existem oito possveis minitermos, como mostra a tabela seguinte.

    x`.y`.z x`.y`.z x`.y.z x .y.z x.y`z x.y`.z x.y.z x.y.z

    m0 m1 m2 m3 m4 m5 m6 m7 Como se pode verificar, nesta tabela, as combinaes de sinais seguem a sistemtica de formao dos nmeros binrios. Como era de se esperar, para uma funo de n variveis, existem 2n possveis minitermos. Neste exemplo a expresso para F contm somente 5 (cinco) dos possveis 8 (oito) minitermos. Pode-se escrever ento,

    F = m3 + m4 + m5 + m6 + m7 3.10.1 Exemplo 3.10.2 Expressar F = x+y.z na sua FNC Neste caso utiliza-se a Lei de Complementao (15 Teorema) dada por:

    x.x` = 0; y.y` =0; z.z` = 0;....etc. Juntamente com repetidas aplicaes da Lei da Distributividade (7 Teorema), dado por:

    X + y.z = (x + y).(x + z)

    Logo, F = x+y.z = (x+y).(x+z), complementando os termos,

    F = (x+y+z.z).(x+y.y`+z), aplicando mais uma vez a Lei da Distributividade, em cada termo, considerando que (x+y) uma varivel no 1 e (x+z), outra varivel no 2, obtem-se que: F = (x+y+z).(x+y+z`).(x+y+z). (x+y`+z) Corta-se o termo repetido, chegando-se a:

    F = (x+y+z).(x+y+z).(x+y`+z) Que a FNC requerida. Cada termo do LDI chamado de MAXITERMO e denominado Mi . Esta forma tambm conhecida como Forma Cannica do Maxitermo. Para uma funo de trs variveis, tem-se oito possveis maxitermos, como mostra a tabela seguinte.

  • 15

    i = 2n-1

    i = 0

    i = 0

    i = 2n-1

    x`+y`+z x`+y`+z x`+y+z x +y+z x+y`+z x+y`+z x+y+z x+y+z

    M0 M1 M2 M3 M4 M5 M6 M7 Os sinais que representam os complementos so colocados da mesma maneira quando da indexao dos ms. Neste exemplo, a expresso para F contem somente 3 (trs) dos possveis 8 (oito) maxitermos, logo,

    F = M7 . M6 . M5 3.10.2

    De modo geral, uma funo F ode ser expressa, em termos de seus minitermos, por:

    F = ai . mi Onde () o somatrio referente ao sinal conectivo OU entre os termos e o (.) o sinal conectivo E entre os fatores ai e mi. Os ais so 1s ou 0s. Notar que os minitermos so mutuamente exclusivos. Para um conjunto de condies das variveis, se mk = 1, ento o resto dos minitermos 0s. De modo similar, pode-se estabelecer que a mesma funo pode ser expressa em termo de seus maxitermos por:

    F = bi . Mi

    Onde () implica no sinal conectivo E e os bis so 1s ou 0s. A Figura 3.10.1 mostra a listagem dos mini e maxi termos para 2 e 3 e variveis.

  • 16

    (a) 2 variveis

    x y z m M

    0 0 0 m0 M0 0 0 1 m1 M1 0 1 0 m2 M2 0 1 1 m3 M3 1 0 0 m4 M4 1 0 1 m5 M5 1 1 0 m6 M6 1 1 1 m7 M7

    (b) 3 variveis

    Figura 3.10.1. mini e maxi termos para 2 e 3 e variveis

    Com este ordenamento, por meio dos subscritos para mi e Mi , pode-se conseguir, de modo simples, a mudana, de uma forma para outra, sem passar pelos passos intermedirios. O exemplo seguintes esclarece tal procedimento. Exemplo 3.10.3 Encontrar m3`, m4` e m7` para um sistema de trs variveis.

    m3 = (011) = x`.y.z ; m3` = (x`.y.z)` = x+y`+z` = (100) = M4 m4 = (100) = x.y`.z` ; m4` = (x. y`.z)` = x+y+z = (011) = M3

    m7 = (111) = x.y.z ; m7` = (x. y.z)` = x+y`+z` = (000) = M0

    Nota-se que os ndices i e j de mi` = Mj sempre somam-se para 7, logo pode-se definir que:

    mi` = M7-i ; Mi = m7-i para 3 variveis. 3.10.3

    Exemplo 3.10.4 Encontrar M4`, M6`e M14 para um sistema de 4 variveis.

    M4 = (0100) = w`+x+y`+z` ; M4` = w.x`.y.z = (1011) = m11 M6 = (0110) = w`+x+y+z` ; M6` = w.x`.y.z = (1001) = m9

    y z m M

    0 0 m0 M0 0 1 m1 M1 1 0 m2 M2 1 1 m3 M3

    As tabelas so montadas, cuidadosamente, com base na associao com os nmeros binrios , tanto para os mini como para os maxi termos. Estes nmeros so encontrados substituindo-se cada varivel por 1 e seu complemento por 0. Assim que o termo x.y.z` associado com (110) e x`+y`+z, por sua vez, associado co (001), etc. O subscrito que identifica o minitermo ou o maxitermo o nmero decimal equivalente deste nmero binrio. Assim (x.y`.z`) = (100) = m4 e (x`+y`+z) = (001) = M1...etc. Pode-se tambm escrever m6 = (110) = (x.y.z`); M3 = (011) = (x`+y+z), sem referir-se as tabelas prvias.

  • 17

    M14 = (1110) = w+x+y+z` ; M14` = w.x`.y.z = (0001) = m1 Nota-se que os indices i e j de Mi` = mj sempre somamse para 15, ento,

    mi` = M15-i ; Mi = m15-i para 4 variveis 3.10.4

    Exemplo 3.10.5 Expressar { F = m3 + m4 + m5 + m6 + m7 }, de um sistema de 3 variveis, na sua forma cannica de maxitermos. 1 obtem-se F = F`= m0 + m1 + m2 Ento F = F = (m0 + m1 + m2)` = m0` . m1` . m2` Usando a relao 3.10.3, para trocar m` por M, obtem-se,

    F = M7.M6.M5 , que checa com o resultado obtido em 3.10.2.

    As regras para a passagem da forma de minitermos para a de maxitermos, so:

    1. Formar uma nova funo F contendo todos os minitermos remanescentres;

    2. Tomar o complemento de F por meio a aplicao de teorema de Morgan;

    3. Usar as relaes 3.10.3 e 3.10.4 para converter m`em M.

    As regras para a passagem da forma de maxitermos para minitermos, so:

    1. Formar uma nova funo F contendo todos os maxitermos remanescentres;

    2. Tomar o complemento de F por meio a aplicao de teorema de Morgan;

    3. Usar as relaes 3.10.3 e 3.10.4 para converter M em m.

    3.11 Mtodos de simplificao para as funes booleanas

    3.11.1 Introduo

    Como j dito nos itens anteriores, a simplificao de funes de Boole possvel apenas com o uso adequado dos postulados, operadores e teoremas booleanos. Neste item so apresentados mtodos de caractersticas prticas parq uso direto junto a circuitos lgicos.

    3.11.2 Mtodo de Quine McCluskey

    Este mtodo tambm conhecido como mtodo da tabulao e sua explicao se torna mais interessante por meio de um exemplo, como a seguir.

  • 18

    Exemplo 3.11.1 Simplificar a seguinte funo booleana: F = w`.x.y`+ w`.x.z + w.x`.y` + w.x`z + w`.x.y 1 Passo: Expandir a funo em FND.

    F = w`.x.y`.z+ w`.x.y`.z` + w`.x.y.z + w`.x.y`.z + w.x`.y.z+ w.x`.y`.z + w.x.y.z + w.x`.y`.z + w`.x.y.z + w`.x.y.z`

    Logo, eliminado os termos repetidos, tem-se que:

    F = w`.x.y.z+ w`.x.y`.z` + w`.x.y.z + w.x`.y`.z+ w.x`.y`.z` + w.x`.y.z + w`.x.y.z 3.11.2.1

    2 Passo: Encontrar os TERMOS PRIMITIVOS IRREDUTVEIS DO PODUTO (O ltimo termo do produto que no contem nenhum par de variveis complementares)

    Constri-se uma tabela com os minitermos formadores da funo, figura 3.11.1, onde so mostrados seu correspondente binrio e decimal. Cada linha representa um minitermo particular da funo.

    termo w x y z decimal

    1 w`.x.y`.z 0 1 0 1 5

    2 w`.x.y`.z 0 1 0 0 4

    3 w`.x.y.z 1 1 1 1 7

    4 w.x`.y`.z 1 0 0 1 9

    5 w.x`.y`.z 1 0 0 0 8

    6 w.x`.y.z 1 0 1 1 11

    7 w`.x.y.z 0 1 1 0 6

    (a) Produtos de 4 variveis

    termo w x y z decimal

    1 w`.x.y 0 1 0 - 4,5

    2 w`.x.z 0 1 - 1 5,7

    3 w`.x.z 0 1 - 0 4,6

    4 w`.x.y 0 1 1 - 6,7

    5 w.x`.z 1 0 - 1 9,11 *

    6 w.x`.y 1 0 0 0 8,9 *

    (b) Produtos de 3 variveis

    termo w x y z decimal

    1 w`.x 0 1 - - 4,5,6,7 *

    (c) Produto de 2 variveis

  • 19

    (*)O ltimo termo de produto que no contm nenhum par de variveis complementares.

    Figura 3.11.1 Fuso de termos

    Neste passo encontra-se qual produto de 4 variveis que combinado com outro, resulta em um produto de apenas 3 variveis. O procedimento passa pela investigao sistemtica da tabela (a), em busca de pares de produtos que possuam RELAO DE ADJACNCIA, ou seja, diferem apenas um bit (uma varivel), considerando uma varivel com relao ao seu complemento, de modo a formar pares de variveis complementares. Se um par encontrado, um sinal () colocado para cada um deles e o termo combinado colocado em outra tabela (b), com a varivel particular substituda por uma barra ( - ). Por exemplo as linhas (1) e (2) na tabela (a) diferem apenas de uma varivel. Ento elas so assinaladas e a primeira linha em (b) completada como se mostra. A ltima coluna, em cada tabela, fornece o correspondente decimal e suas combinaes, que resultam da criao das linhas associadas. Por exemplo, pode-se dizer que a linha (4) na tabela (b) formada pela combinao das possibilidades dos decimais (6) e (7), que corresponde fuso das linhas (7) e (3) da tabela (a).Uma linha assinalada () pode ser usada tantas vezes quanto se faz necessrio formao de novos pares. Os termos que no podem formar pares recebem um asterisco (*) e so colocados no fim da tabela. Eles so referidos como TERMOS PRIMITIVOS IRREDUTVEIS DO PRODUTO (T.P.I.P). Neste exemplo no existem T.P.I.P na tabela (a), i.e., todos os minitermos podem formar pares. Um exame da tabela (b) permite verificar as possibilidades de fuso dos produtos de 3 variveis , em ordem para se obter produtos s de 2 variveis, as quais, so introduzidas na tabela (c). Quando se compara duas linhas para formar o par, as barras devem estar na mesma coluna. Notar que possvel combinar a linha (1) e (4) na tabela (b) para formar (01--). De modo similar possvel combinar as linhas (3) e (2), na mesma tabela, para formar (01--) tambm. Assim as primeiras 4 linhas da tabela (b) levam somente uma nica linha possvel na tabela (c). As linhas (5) e (6) no podem ser emparelhadas com nenhuma outra na tabela (b), elas recebem asteriscos. A nica linha na tabela (c) tambm sinalizada.

    Os T.P.I.Ps da funo so: (w.x`.z), (w.x`.y`) e (w`.x) 3.11.2.2

    3 Passo: Encontrar a forma mnima. A tabela dos T.P.I.Ps constituda como mostra a figura 3.9. As colunas representam os minitermos contidos na funo original (3.11.2.1) e as linhas representam os termos primitivos encontrados previamente (3.11.2.2). Um (X) colocado na tabela para todo o minitermo que contm um termo primitivo, por exemplo, um (X) introduzido do lado do T.P.I.P w.x`.z sob o minitermo w.x`.y`.z, desde que o contm.

    w`.x.y`.z w`.x.y`.z w`.x.y.z w.x`.y`.z w.x`.y`.z w.x`.y.z w`.x.y.z

    w.x`.z X X

    w.x`.y X X

    w`.x X X X X

    Figura 3.11.2 Tabela dos T.P.I.Ps

  • 20

    Cada coluna da tabela examinada para uma mltipla ocorrncia de Xs. Se somente um X encontrado, numa dada coluna, ele ento circunscrito X e o T.P.I.P associado chamado de T.P.I.P ESSENCIAL. Isto significa que ele tem que aparecer na forma final da funo simplificada, para considerar a presena desse minitermo particular. Neste exemplo todos os termos primitivos so essenciais, tm que aparecer na forma final da funo. A soma de todos os T.P.I.Ps, junto .................com qualquer outro termo primitivo que pode estar esquerda na tabela (para conter todos os minitermos) a soluo final. Neste exemplo so necessrios apenas T.P.I.Ps, logo:

    F = w`.x + w.x`.z + w.x`.y

    O prximo exemplo apresenta uma caso mais geral.

    Exemplo 3.11.2

    Num problema de simplificao a tabela de T.P.I.Ps oi encontrada ,como mostra a figura 3.10. As entradas

    na 1 coluna (A a G) representam os T.P.I.Ps que foram encontrados. As entradas da 1 linha representam

    os minitermos contidos na funo original f. Os Xs tem seu significado usual. Encontrar a forma ideal para f

    em termos de T.P.I.Ps.

    C1 C2 C3 C4 C5 C6 C7 C8 C9 A X X X

    B X X X

    C X

    D X

    E

    F X X X X X

    G X X

    Figura 3.11.3 Tabela dos T.P.I.Ps

    A tabela mostra que s existem dois T.P.I.Ps ESSENCIAIS: A e F, o 1 contm C6, C7 e C8 e o 2 C1, C4, C5, C7 e C9. A expresso para f deve conter estes dois termos mais os outros T.P.I.Ps considerados pela presena dos minitermos C2 e C3, remanescentes. Pode-se escolher ento, mais de uma maneira de representao para f.

    f = (A+F)+B+C ; f = (A+F)+E+C f = (A+F)+B+G ; f = (A+F)+E+G

    A vantagem e fora do mtodo est no fato de que ele pode ser computadorizado, visando ao manuseio de circuitos complexos de qualquer tamanho.

    3.11.2 Mtodo do Mapa de Karnaugh Quando o nmero d variveis envolvidas numa expresso pequeno (preferencialmente seis ou menos) uma das mais poderosas tcnicas de simplificao o chamado Mtodo de do Mapa de Karnaugh. Esta tcnica simples e rpida possibilita uma forma nica de obteno da mnima soma ou produto lgico, tanto

  • 21

    a a

    (4) (3)

    b

    b

    (2) (1)

    na forma disjuntiva quanto na forma conjuntiva, em termos do nmero de variveis e/ou operaes lgicas. O Mapa de Karnaugh caracteriza uma forma de se representar graficamente uma equao Booleana, permitindo um procedimento de inspeo visual no processo de simplificao. O Mapa de Karnaugh deve conter um nmero suficiente de linhas e colunas para prover apropriadamente os pontos de locao ou clulas, para cada uma das 2n possveis combinaes de valores das n variveis. O mapa usa o Cdigo de Gray, ou cdigo binrio refletido, para a classificao das linhas e colunas, desde que, neste sistema binrio de numerao, somente um bit muda a cada vez. O Cdigo de Gray apresentado no apndice A. A composio de blocos do mapa, criada pela interseo de linhas e colunas so chamadas de clulas, nas quais cada minitermo ou maxitermo, de uma equao cannica, disjuntiva ou conjuntiva pode ser identificado. Ento, o Mapa de Karnaugh uma representao grfica de uma equao totalmente expandida na sua forma disjuntiva ou conjuntiva, como se verifica na Tabela verdade. Entretanto, o mapa, em contraste com a Tabela Verdade, exibe os conjuntos bsicos de sinais que permitem que a expresso mais simples seja lida diretamente. Os conjuntos bsicos exibidos pelas clulas, contendo entradas, so chamados SUBCUBOS. Mais especificamente, um subcubo um conjunto de clulas representando toda ou uma parte dos minitermos ou maxitermos de uma equao booleana, que possui relaes adjacentes. Cada relao ocorre quando uma ou mais das variveis, definidas nas clulas do subcubo, tm valores constantes.O tamanho do Mapa de Karnaugh dobra para cada varivel adicionada. A figura 3.12.1 apresenta a confeco do Mapa de Karnaugh para expresses de 2 a 4 variveis. No caso de 2 variveis (a), a e b e seus complementos so exibidos em torno de uma tabela que tem 4 clulas, cada clula representa um minitermo. A clula (1) por exemplo, representa a`. b` e a (2) representa a.b`, etc. O caso de 3 variveis (b), obtido dobrando-se as colunas de (a). A tabela (b) possui 8 clulas que representam 8 possveis minitermos, deste caso. A clula (3) representa a`. b . c`, e a clula (4), a . b . c`, etc. A tabela (c), para o caso de 4 variveis, obtida dobrando-se as linhas de (b). As clulas (5) e (6) representam os minitermos a`. b`. c . d e a . b`.c .d, respectivamente.

    (a)2 variveis

    a

    b

    c

  • 22

    (5) (6)

    1 0

    0

    1

    b

    a

    (b)3 variveis

    (c)4 varveis

    Figura 3.11.4 Mapas de Karnaugh

    As extenses das referidas tabelas para o caso de (5) e (6) variveis, devem ser desenvolvidas pelo leitor. O Mapa de Karnaugh tambm pode ser expresso com um esquema particular de nomeao das clulas, no entorno da tabela. As variveis so trocadas por 1s e 0s para indicar sua presena ou ausncia respectivamente. A figura 3.10 mostra os mapas modificados referentes tabela anterior. No caso de 4 variveis, a coluna classificada por 01, indica o domnio de a`.b, e a linha classificada por 10, refere-se ao domnio de c.d`. O minitermo (a.b.c`.d`.e), para o caso de 5 variveis, lido como (11001) e localizado pela coluna (110) e alinha (01). Nota-se que quaisquer duas classificaes consecutivas para linhas ou colunas difere apenas de um bit, caracterizando uma relao adjacente e permitindo portanto, a simplificao da funo.

    a

    b

    d

    c

  • 23

    00 01 11 10

    0

    1

    00

    11 01 10 00

    01

    10

    11

    000 011 001 010

    00

    01

    10

    11

    010 110 111 101

    a,b

    c

    c,d

    a,b,c

    d,e

    11 10

    a,b

    5 variveis

    Figura 3.11.5 Mapas de Karnaugh com classificao binria. Uma funo de ligao pode ser representada neste mapa. Considere por exemplo a funo 3.11.2.1,

    F = w`.x.y`.z+ w`.x.y`.z` + w`.x.y.z + w.x`.y`.z+ w.x`.y`.z` + w.x`.y.z + w`.x.y.z` Os minitermos da funo so identificados como:

    (0101), (0100), (0111), (1001), (1000), (1011) e (0110) Um 1 introduzido no Mapa de Karnaugh, como mostra a figura 3.11, par cada termo da funo. O mapa completo fornece a representao completa da funo.

  • 24

    y,z

    00

    11 01 10 00

    01

    10

    11

    11 10

    w,x

    1

    1

    1

    1

    1

    1

    1

    1 0

    0

    1

    b

    a

    1 1

    Figura 3.11.6 Representao de uma funo lgica O processo de simplificao se baseia na formao dos SUBCUBOS que aparecem no mapa quando da representao de uma funo. Tais SUBCUBOS so considerados como grupos de 2n clulas com relaes adjacentes para as n variveis. Duas clulas possuem uma relao de adjacncia se o minitermo ou maxitermo, que representam, diferem apenas de uma varivel com respeito ao deu complemento.

    Exemplo 3.11.3.1 : Representar a expresso Z = a.b+a`.b, por meio do Mapa de Karnaugh. Esta expresso uma relao de duas variveis e ambos os termos j esto na forma de minitermos. O mapa dever conter 2 entradas e 22 = 4 clulas, ou seja: Note-se que o 1 foi introduzido nas clulas que descrevem cada minitermo da equao, para qual se deseja Z = 1. As duas clulas que contem 1s representam termos que possuem relao adjacente, desde que, smente o valor de a muda de uma clula para outra. Por essa razo estas duas clulas constituem um subcubo, o qual pode ser representado por apenas uma nica varivel. Ento a expresso mais simples para Z seria Z = b. O que pode ser verificado, desde que Z = a.b + a`.b = b.(a+a`) = b. O prximo exemplo trata do caso de funes com 3 variveis.

  • 25

    1

    1

    1

    00 01 11 10

    0

    1

    x y,z

    1

    1

    a,b

    00

    11 01 10 00

    01

    10

    11

    11 10

    1

    1

    1

    1

    1

    1

    c,d

    1

    1

    1

    1

    1

    1

    Exemplo 3.11.3.2: Simplificar a funo F = x.y + y.z + x`.z

    Note-se que existem trs possveis subcubos refletidos pelo mapa x`.z , y.z e x.z. Desde que uma dada clula necessita ser coberta, apenas uma vez, por um subcubo, a expresso mais simples para representar a funo F = x.y + x`.z. O subcubo redundante y.z, utilizado quando da necessidade de uma simplificao que justifique a formao de uma cadeia de subcubos. obvio que as expresses mais simples so obtidas dos maiores subcubos, desde que, um subcubo de 2 clulas elimina 1 varivel, de 4 clulas elimina 2 variveis, de 8 clulas elimina 3 variveis e assim por diante. Os termos representados por esses subcubos so T.P.I.Ps para a expresso disjuntiva e os T.P.I.Ss quando o Mapa de Karnaugh construdo para a expresso conjuntiva. Apesar do Mapa de Karnaugh descrever completamente uma equao booleana, em todas as suas formas, uma razovel dose de prtica requerida para se determinar os subcubos, timos, que levaro as relaes mnimas. As caractersticas de adjacncia das clulas perifricas so particularmente difceis de reconhecer em modelos de subcubos. Tem sido mencionado que o importante na leitura do Mapa de Karnaugh, reconhecer os subcubos timos que permitem escrever as equaes mnimas. Em muitos casos existem vrias combinas possveis para formao dos subcubos, que podem levar equaes com o mesmo nmero de literais (variveis ou seus complementos) e sinais conectivos. Se no vide o prximo exemplo.

    Exemplo 3.11.3.3: Simplificar a funo Z = a`.c` + a.d + b.c.d`+ a`.b.c.d + a.b`.c.d

  • 26

    a,b

    1

    00

    11 01 10 00

    01

    10

    11

    11 10

    0

    0

    1

    -

    0

    c,d

    1 1

    0

    -

    1

    -

    0

    0

    0

    0

    A partir do mapa que descreve completamente a equao, duas expresses mnimas (8 literais) podem ser escritas:

    Z = a`.c`+ c`.d + a`.b + a.c Z = a`.c`+ c`.d + a.c + b.c

    Na prtica, ambas as solues devem ser investigadas, para determinar-se a melhor, em termos de implementao do hardware. At o momento as regras para se entrar no mapa tm considerado entradas solues, ou entradas de 1s. As demais entradas, no mapa, so de dois tipos: entradas opcionais ou sem interesse. As entradas opcionais so aquelas com -s, que so combinaes de sinais que no levam a ocorrncia de operaes ou solues para a funo, so aquelas que no definem uma ocorrncia (combinao), ou, se isso acontecer, o resultado no influi na lgica do sistema. A entrada opcional (-), pode ser utilizada na simplificao de equaes por meio da complementao dos subcubos timos. Para exemplificar o uso de entradas opcionais, considere a expresso:

    Z = a`.b`.d`+ b`.c`.d` + a`.b.c`.d + a.b.c.d

    E as entradas sem interesse a`.b.c.d, a.b.c`.d e a.b`.c.d`

    Monta-se o Mapa de Karnaugh, para a equao, incluindo as entradas complementares e sem interesse, Usa-se as sem interesse, como desejado, para completar o subcubo timo, que leva a soluo simplificada para Z.

    Z = b`.d`+ b.d, que a funo simplificada.

    Os mapas de sntese, para circuitos lgicos, geralmente contm muitas entradas soluo 1s ou muitas entradas complementares 0s. Quando o mapa exibe somente poucas entradas 0s, ele pode fornecer a soluo complementar. Esta soluo considera todos os 0s em vez dos 1s. A soluo no complementar obtida por meio da complementao do grupo de expresses relativas 0. O uso da soluo complementar ilustrado pela considerao da seguinte expresso.

    Z = b.d + a.d`+ a.b`.c.d

  • 27

    a,b

    1

    00

    11 01 10 00

    01

    10

    11

    11 10

    1

    1

    - 1

    0 -

    1

    1

    1

    1

    a,b

    1 00

    11 01 10 00

    01

    10

    11

    11 10

    1

    1 1

    1

    1

    1

    c,d

    c,d

    0

    0

    0

    1

    -

    0

    Construindo-se o Mapa de Karnaugh para a funo, a soluo complementar obtida dada por:

    Z` = a`.b` + a`.c

    Tomando-se o complemento, tem-se que:

    Z = (a+b).(a+d`) = a+b.d Que o resultado da leitura direta do mapa usando as entradas soluo (1s). Os Mapas de Karnaugh podem tambm ser utilizados para a manipulao de expresses booleanas conjuntivas. Por exemplo, vamos considerar a seguinte equao na FNC.

    Z = (a`+b`+c`+d`).(a`+c`+d).(b+c+d).(a+c+d).(a`+b`+d) (a)

    Neste caso, o termo da soma (a+b`+c`+d`) entra no mapa numa clula onde os valores das variveis a,b,c e d so todas zero. Por outro lado, o termo (a`+c`+d), entra nas duas clulas apropriadas, satisfazendo os valores de a = c = 0 e d = 1. Se os termos remanescentes entram da mesma maneira, o Mapa de Karnaugh toma a forma mostrada abaixo.

    Pela seleo dos trs subcubos pode-se chegar a expresso mais simples na FNC, que lida diretamente do mapa.

  • 28

    Z = (a`+b`+c`).(a+d).(c+d) (b)

    Nota-se que, os termos lidos no mapa, so lidos na forma conjuntiva, exceto que o universo zero, fator chave na aplicao desta tcnica. A validade desta aproximao conjuntiva pode ser demonstrada, simplesmente, pelo uso do princpio da dualidade, mostrando que as formas acima so equivalentes. Considere a seguinte equao disjuntiva:

    Z = a`.b`.c`.d` + a`.c`.d .+b.c.d +a.c.d +a .b`.d

    O Mapa de Karnaugh para esta equao ser idntico ao mapa anterior, para a equao conjuntiva. Ento pode-se ler diretamente do mapa que:

    a`.b`.c`.d` + a`.c`.d .+b.c.d +a.c.d +a`.b`.d = a`.b`.c`+a`.d + c.d

    Desde que estas equaes so duais das equaes (a) e (b), por inspeo, estas equaes so equivalentes e, para cada equao conjuntiva, a relao dual disjuntiva pode ser construda. Isto prova a validade da aproximao. 4.Elementos Lgicos Binrios

    4.1 Introduo

    Um sistema fludico consiste, basicamente, dos geradores dos sinais de entrada (sensores), das unidades de sada de sinal (atuadores) e de um centro de tomada de decises ou processador. O processador realiza a sntese das informaes fornecidas pelos sensores, de acordo com as leis pr-estabelecidas, ou seja, conforme as equaes (na sua forma booleana) que regem o funcionamento do sistema. Estas equaes devem ser satisfeitas pelo uso de elementos lgicos,formando circuitos especficos. Para implementar as tais equaes, por meio de um hardware especfico requerido o conhecimento de sua adequao e de sua funo lgica inerente. Uma equao booleana que representa os requerimentos lgicos de um circuito , basicamente, um tipo de funo indisciplinada, i.e., ela meramente descreve a lgica do circuito, sem implicar, contudo, na maneira como possa, fisicamente, ser empregada. Assim, a expresso pode ser satisfeita pelo uso de elementos fludicos, eltricos, eletrnicos, mecnicos, etc. O nico requerimento para implementao das equaes lgicas para o sistema que, os elementos do hardware satisfaam as funes lgicas, que a interconexo esteja de acordo com os sinais conectivos das equaes. Um fato a ser frisado que, na implementao das equaes booleanas, usualmente, uma expresso pode ser satisfeita por vrias diferentes configuraes de elementos e combinaes de circuitos.

  • 29

    4.2 Tipos de elementos lgicos

    Um elemento lgico definido como um dispositivo capaz de fornecer uma sada 1 ou 0, com base nas condies de sua entrada. Elementos lgicos tm sido concebidos, fabricados e comercializadospara satisfazer: 1. As trs funes bsicas da lgebra E, OU e negao de (no)

    2. As duas contraes NAND e NOR

    3. Varias funes auxiliares envolvendo combinaes OR EXCLUSIVO, EQUIVALNCIA, MEMRIA, INIBIO, etc.

    4. Dispositivos lgicos suplementares TEMPORIZADORES, AMPLIFICADORES, VLVULAS, RELS, etc.

    5. Acessrios e componentes necessrios construo do circuito

    a. Elemento E

    um elemento que produz uma sada de estado 1, apenas se todas as entradas possuem estado 1. Segue a tabela verdade, smbolos e equao booleana correspondentes.

    a b y

    0 0 0 0 1 0 1 0 0 1 1 1

    Simbologia lgica Dispositivos que executam a funo E Tecnologia Pneumtica

    a

    b

    y

    Y = a.b

    y

    b a

    a b

    y

  • 30

    Vlvula de simultaneidade. Dos sinais de entrada a e b, o menor alcana a sada y.

    Tecnologia Eltrica A bobina do rel energizada somente quando os contatos a e b estiverem fechados, ou seja, y = 1 para a = 1 e b= 1.

    b. Elemento OU um elemento que produz uma sada de estado 1, caso alguma das entradas possuir o estado 1. Segue a tabela verdade, smbolos e equao booleana correspondente.

    a b y

    0 0 0 0 1 1 1 0 1 1 1 1

    Simbologia lgica

    Dispositivos que executam a funo OU

    a

    b

    y

    Y = a+b

    a

    b

    y

    y

    b a

  • 31

    Tecnologia Pneumtica

    Vlvula alternadora. Dos sinais a e b o maior sinal de entrada alcana a sada y

    Tecnologia Eltrica A bobina do rel energizada somente quando os contatos a ou b, ou ambos, estiverem fechados, ou seja, y = 1 para a = 1 ou b= 1.

    c. Elemento negao de um elemento que produz uma sada de estado 1, somente quando sua entrada possuir o estado 0. Trata-se de um elemento unitrio, ou seja, de uma nica entrada. tambm chamado de INVERSOR Segue a tabela verdade, smbolos e equao booleana correspondentes.

    a y

    0 1 1 0

    Simbologia lgica Dispositivos que executam a funo negao de

    a b

    y

    a b

    y

    a y

    Y = a

    y a

  • 32

    Tecnologia Pneumtica

    Vlvula de dos sinais a e b, o menor alcana a sada y Tecnologia Eltrica A bobina do rel y desenergizada quando o contato a for acionado.

    d. Elemento INIBIDOR Seguem a tabela verdade, smbolos e equao booleana correspondentes.

    a b y

    0 0 0 0 1 1 1 0 0 1 1 0

    O elemento inibidor difere do elemento negao de devido possuir uma segunda entrada B em vez de uma alimentao. Este fato o caracteriza como um ELEMENTO PASSIVO, que so aqueles que no possuem alimentao prpria e, em cujas entradas podem receber sinais de outros elementos, podendo executar combinao de sinais mais complexas.

    y

    a

    a

    y

    Y = a`.b

  • 33

    Simbologia lgica

    Dispositivos que executam a funo inibidor Tecnologia Pneumtica Tecnologia Eltrica

    e. Elemento MEMRIA Existem vrias maneiras de se obter memorizao de sinais por meio de dispositivos lgicos, a mais comum , sem dvida, a utilizao de um elemento bi-estvel, o qual caracteriza um dispositivo de memria tipo Flip Flop. Tal elemento possui duas entradas liga (S) e desliga (R) e duas sadas. Se o prtico de alimentao conectado um sinal constante, ele chamado um elemento ativo, e sua sada transmitida pela energia da alimentao. Se o prtico de alimentao ligado uma fonte de sinal lgico, ele chamado de elemento passivo, e sua sada no apenas funo da memria do Flip Flop, mas tambm do sinal lgico. Segue a tabela verdade, equao booleana e simbologia para um elemento de memria (S-R) e (J-K).

    a

    y

    b

    I a

    b

    y

    Y

    b

    a

  • 34

    S R Qn-1 Qn Qn

    1 0 0 1 1 0 0 1 1 1 0 1 1 0 0 0 0 0 0 0 1 1 0 ? 1

    Smbolos lgicos Tecnologia Pneumtica Tecnologia Eltrica

    5.Projeto de um circuito lgico

    5.1 Introduo

    Um projeto um processo de seleo e conexo de elementos para formar um sistema. Para um sistema lgico , ele o processo de encontrar a rede que satisfaa o conjunto de requerimentos prescritos. Desde que a lgebra de Boole, serve como base para o projeto lgico, sistemas aplicados so limitados queles que se caracterizam por operaes que podem ser descritas por termos binrios.

    Trem de pulsos

    (S-R) (J-K)

    Q = R`(S+S`.Q)

    S R

    Q Q`

    K1

    K1

    R

    S

  • 35

    O projeto de um sistema lgico deve comear com a seleo e/ou identificao das entradas e com a descrio completa dos requerimentos de sada. Uma vez que as entradas e sadas so definidas, o problema pode ser formalmente estabelecido. Com base no conhecimento das entradas e sadas e nas condies sob as quais as sadas devem reagir com as vrias entradas, a especificao lgica pode ser formulada.

    5.2 Circuitos Combinatrios

    Para formalizar o procedimento necessrio ao projeto de um circuito baseado, exclusivamente, nas combinaes dos seus sinais de entrada, so essenciais os seguintes passos: 1. Representao dos requerimentos do sistema, por meio da construo da tabela verdade descritiva

    dos estados serem estabelecidos;

    2. Obteno das equaes das sadas que so refletidas pela tabela verdade mnima;

    3. Simplificao das equaes das sadas, assumindo que, aquelas combinaes de sinais no especificados, na tabela verdade mnima, so consideradas zeros;

    4. Implementao das equaes normais pelo uso dos elementos que realizam as funes lgicas correspondentes.

    Exerccio 5.2.1 : Circuito Combinatrio. Um dado sistema lgico possui quatro entradas (a, b, c e d) e duas sadas (Z1 e Z2). Quando a combinao das entradas b.c.d for 000, 111 ou 100, a sada Z1 deve ser ativada e Z2 deve permanecer na condio de desativada. Por outro lado a sada Z1 desativada e Z2 ativada, quando a combinao b.c.d = 001 existir. Alm do mais, quando bcd for igual a 010, ambas as sadas devem ser ativadas. O sinal a considerado o sinal inibidor, desde que, sempre que ativado, todas as sadas devem ser desativadas. Pede-se o projeto do Processador Lgico para o sistema e sua implementao via tecnologia pneumtica e eltrica.

    5.3 Circuitos Seqenciais

    Em sntese, trata-se do acoplamento de elementos ou partes complexas para formar um sistema coerente, capaz de satisfazer um objetivo pr-programado. Com relao aos sistemas fluidos lgicos (fludicos) o processo consiste da formulao de uma rede de elementos lgicos cujas funes acordam com um conjunto de requerimentos prescritos. Existem varias tcnicas para projetos de circuitos lgicos sequenciais, uma delas ser vista a seguir.

    Mtodo do Mapa de Karnaugh Estendido

  • 36

    B

    A

    C

    A+

    C+

    A-

    B+

    C-

    B-

    Partida

    Tempo (passos)

    Atuadores

    Partida

    0

    1

    1 0

    1

    0

    b0

    b

    a1 a0

    Este um mtodo desenvolvido pela Maxman Power Ltda e aplicado para sistemas regularmente ativados ou quando a sequencia de operao determinstica por natureza. As restries seguintes devem ser consideradas para a operao destes sistemas.

    a. Deve possuir uma sequencia de operao distinta e conhecida.

    b. As entradas devem servir como realimentao para indicar se uma operao foi completada, ou seja, o incio de cada ao depende da realizao da ao previa.

    O mtodo em questo, especfico para o projeto de circuitos lgicos destinados a realizao de uma dada seqncia de operaes envolvendo atuadores fludicos (cilindros), como ilustra a figura abaixo.

    Para resolver este tipo de problema, com base nos conhecimentos discutidos nos captulos anteriores, ser necessrio obter as equaes para cada uma das aes requeridas. Para tanto, constri-se uma extenso do Mapa de Karnaugh e, a partir dela, extraem-se as expresses referidas. Para fazer corresponder a representao das variveis no Mapa de Karnaugh, deve-se considerar que um atuador pode ter seus estados estabelecidos de acordo com suas condies de atuao, ou seja, recuado ou estendido. E, se ele possui dois estados, pode ser considerado como uma varivel lgica. A representao dos estados possveis para dois cilindros A e B mostrada na figura seguinte, onde os sensores a0 e a1 indicam os estados de recuado e avanado, respectivamente, para o atuador A e os sensores b0 e b1 para o atuador B. As quatro clulas constantes do mapa representam todas as possveis estados para os atuadores A e .

    2 atuadores

    1 2 3 4 5 6

  • 37

    00

    11 a1 10 a0

    b0

    b0

    b1

    a1 a0

    b1

    d1

    d0

    a1 a0 a1 a0

    b0

    b

    c0 c1

    b0

    b0

    b1

    b1

    d1

    d0

    b1

    c1 c1 c0 c0

    e0 e1

    Cada atuador adicional, por corresponder uma varivel adicional no mapa original, requer que a rede seja dobrada e os sensores duplicados segundo uma imagem de espelho

    3 atuadores

    4 atuadores

    5 atuadores Estes mapas so usados para representar uma seqncia de eventos previamente definida. Como exemplo podemos considerara seqncia (A+,B+,A-,B-), a qual, inicia com os estados (A- e B-), tendo-se, portanto, as seguintes condies necessrias.

    CONDIO SENSORES ATIVADOS

    Em repouso a0 , b0

    A+ a1 , b0

    a1 a0 a1 a0 a1 a0 a1 a0

  • 38

    b0

    b

    a1 a0 a1 a0

    b0

    b1

    a1 a0 a1 a0

    b0

    b1

    b0

    b1

    .

    b1

    b0 A+ B+

    A+

    A-

    A+

    B-

    B+

    S

    Nota-se que os estados dos atuadores so representados por meio de letras maisculas indexadas pelos sinais representativos do avano (+) ou recuo (-), e os sensores por letras minsculas correspondentes, indexadas pelos dgitos 0 e 1 para o recuo e avano, respectivamente. Para representar a sequencia prvia, a rede de clulas preparada com os sensores inicialmente acionados (no estado de repouso da mquina) representados na 1 clula (superior esquerda) por conveno. Caso o atuador esteja avanado no incio do ciclo, o sensor correspondente deve ser representado na 1 clula.

    A primeira ao A+, a qual condicionada na clula de repouso. Quando o atuador A avana ele libera a0 e, quando totalmente avanado, ele aciona a1, enquanto o atuador B permanece recuado (b0 acionado). Um vetor traado com o sentido da seta indicando a ao de A+ (avano de A), passando da atuao de a0 e b0 para a atuao de a1 e b0. A prxima ao B+. Neste momento o sensor b0 liberado e o sensor b1 vem a ser acionado. Neste meio tempo o atuador A permanece acionando a1. Um vetor representativo da ao B+ ento traado, verticalmente, terminando em a1 e b1 e assim sucessivamente para os demais passos da seqncia (aes dos atuadores), o que pode ser verificado nas figuras acima. Aps o ltimo passo (B-), as condies para o incio de um novo ciclo so novamente atingidas, ou seja, a0 e b0 e, portanto, A+ poderia ocorrer. Para prevenir o circuito fechado, uma condio inicial acrescida ao 1 passo (A+), ou seja, quanado o atuador B re-aciona b0, produzindo a0 e b0, o ciclo inibido at que um sinal de partida esteja presente. Extrao das Equaes Booleanas Aps a construo do mapa representativo da seqncia, deve-se procurar estabelecer a expresso relativa cada passo, por meio da observao direta do mapa. interessante definir o procedimento

    B+ a1 , b1

    A- a0 , b1

    B- a0 , b0

    A+

  • 39

    a1 a0 a1 a0

    b0

    b

    c0 c1

    A+ B+

    C+

    A-

    B-

    C-

    S

    adequado, por meio de um exemplo dado pela seguinte seqncia: A+,B+,C+,B-,A-,C-, iniciando com os estados A-,B- e C- para os atuadores. 1 Passo: Construir o Mapa de Karnaugh Estendido, representativo da seqncia.

    2 Passo: Obter as expresses lgicas incompletas. Colocando o mapa de lado por um momento, possvel estabelecer as expresses lgicas incompletas, ou mnimas necessrias que caracterizam um circuito seqencial, para cada passo da seqncia. O procedimento mostrado a seguir.

    (a) (b) Os passos so relacionados de acordo com sua ocorrncia dentro da sequencia. Cada estado (passo) relacionado com o sinal que justifica sua ocorrncia, por exemplo, para B+, o sinal do lado direito da igualdade (L.D.I) o a1, desde que representa a condio necessria para o avano de B, ou seja, B+ s deve ocorrer quando A tiver terminado seu avano. Do mesmo modo, continua-se entrando com as vaiveis (sinais) no L.D.I, at ser atingido o ltimo passo. Finalmente considera-se o ltimo estado como condio necessria para o primeiro passo, j que a sequencia cclica. O sinal S a varivel diferenciadora para um novo ciclo, desde que, apenas a varivel bsica (c0) seria condio para um novo A+. 3 Passo: Obter as expresses booleanas finais. As expresses booleanas finais (quadro (b)), so obtidas das expresses incompletas (quadro (a)) pela qualificao de cada passo quando necessrio. Cada relao examinada por meio da inspeo do mapa, segundo dois critrios bsicos: 1 Devem ser observados os estados incompatveis para o mesmo atuador. Por exemplo, o 1 passo

    A+ = c1.S no requer nenhuma qualificao, desde que, o atuador A aparece somente uma vez no

    A+ = c0

    B+ =a1

    C+ = b1

    B- = c1

    A- = b0

    C- = a0

    A+ = c0.S

    B+ =a1.c0

    C+ = b1

    B- = c1

    A- = b0.c1

    C- = a0

  • 40

    A+ b0 B+

    b1

    a1 a0 a1

    b0

    b1

    x x

    A+ B+

    S S

    domnio de c0, como pode ser verificado no mapa. O 2 passo B+ = a1, por sua vez, necessita de qualificao, uma vez que possvel localizar os dois estados do atuador B (B+ e B-) sob o domnio de a1. A qualificao feita pelo acrscimo de uma ou mais variveis diferenciadoras, no caso c0 ou b0. A escolha entre elas depende do que esta acontecendo nesta fase particular. Desde que o atuador B est avanado, nesta fase, ento no se pode ter certeza dos estados de b0 e b1 por enquanto, logo o c0 a varivel (sinal) escolhida.

    2 Tambm, deve ser observado, se a qualificao obtida para cada passo (a combinao de sinais que o define) no ocorre antes do momento que aquele passo deve ocorrer, o que resultaria num passo indevido, ou seja, aes dos atuadores fora da sequencia desejada. Caso isso ocorra, se faz necessrio melhor qualificar o passo, em questo, adicionando-se mais uma varivel, neste caso, apenas como condicionadora para a cronologia correta da sequncia, podendo, inclusive, estar presente para os dois estados do atuador. Essa qualificao ser melhor verificada no Exemplo 5.3.1.

    Da mesma maneira inspecionam-se as demais relaes com o auxlio do mapa, fazendo-se as qualificaes, quando necessrio, chegando-se as expresses booleanas finais (b). A implementao do circuito, partir das expresses encontradas feita de maneira usual, com simbologia lgica, sendo, posteriormente convertido para a tecnologia desejada. Circuito com memria O uso do elemento memria ser exemplificado por meio da seqncia a seguir.

    A+,B+,B-,A-

    Na construo do mapa, verifica-se a possibilidade de ocorrncia de oscilao para o atuador B, desde que, quando B- ocorre, volta-se a clula (a1,b0) que corresponde as condies para a ocorrncia de B+, produzindo assim um novo avano de B. Tal situao pode ser verificada no mapa abaixo. (a) (b) Para diferenciar as aes antes e depois de B+ deve-se intercalar um cilindro hipottico X, o qual pode assumir dois estados X+ e X-, que so associados com duas variveis x`e x respectivamente. Este cilindro imaginrio no materializado na implementao final do circuito. Este papel , adequadamente, desempenhado por um dispositivo de memria, um flip-flop tipo S-R Com a introduo deste cilindro imaginrio tem-se caracterizado uma nova varivel para o circuito e o mapa toma a forma mostrada na figura (b) acima. A seqncia ento modificada para A+,B+,X+,B-,A-,X-, com o ponto de partida A-,B-,X-. So ento obtida as expresses booleanas.

    a0 a1 a0

    A+ B+

    X+ B-

    A- X-

    B-

  • 41

    c0 c1

    x

    C-

    S

    y y

    A+

    C+ A-

    x

    a0 a1 a1 a0

    b0

    b1

    b0

    b1

    a0

    a1

    a1

    a0

    c1 c0

    B+

    B-

    Y-

    Y+

    X-

    X+

    (a)Expresses incompletas (b)Expresses finais A implementao do circuito lgico e do circuito com tecnologia pneumtica e eltrica e CLP, fica a cargo do leitor. O exemplo abaixo apresenta o processo cuja sequncia de funcionamento dada por A+,A-,B+,B-,C+,C-. Neste caso, tem-se a situao em que necessria a qualificao adicional referente a previso de passos indevidos, o que pode ser verificado nos passos B+, para o qual a varivel y responsvel pela diferenciao quanto ao seu complemento (B-) e a varivel x que, embora seja qualificadora tambm de B-, aqui entra como garantia para a no ocorrncia indevida de B+, logo que X+ ocorresse. Do mesmo modo C+, possui x como qualificao quanto ao seu complemento e y como garantia quanto a ocorrncia indevida.

    Mapa de Karnaugh Extendido

    Extrao das equaes lgicas definidoras.

    A+ = x

    B+ =a1

    X+ = b1

    B- = x

    A- = b0

    X- = a0

    A+ = x`S

    B+ =a1.x

    X+ = b1

    B- = x

    A- = b0.x

    X- = a0

  • 42

    a1 a0

    b0

    b

    a1 a0

    A+

    B+

    B+

    S S

    b0

    b1

    (A+,B)

    +

    Exemplo 5.3.1. Sequncia A+,A-,B+,B-,C+,C-. Circuito com movimentos mltiplos Em certas sequencias, dois ou mais atuadores so requeridos para operar a partir de um mesmo conjunto de sinais. O exemplo a seguir ilustra o projeto de tais circuitos.

    Sequencia (A+,B+),A-,B-

    (a) (b)

    O mapa (a) mostra a rede para os movimentos individuais dos atuadores e o (b) os de ambos, sendo introduzidos pontos nas clulas correspondentes, para indicar o movimento de cada um, assumindo que o outro no mudou seu estado. As clulas pontuadas devem aparecer vazias, mas, se existir uma grande diferena com relao ao tamanho dos atuadores, o de menor tamanho pode completar seu avano antes do de maior tamanho ter se movido. Uma condio similar pode ocorrer caso um dos atuadores apresente falha na sua operao, imediatamente, portanto, assumido que a rede pode no entrar naquelas clulas pontuadas. Continuando o mapa.

    a1 a0 a1 a0

    x x

    A+ = y

    X+ =a1

    A- = x

    B+ = a1

    Y+ = b1

    B- = y

    C+ = b0

    X- = c1

    C- = x

    Y- = c0

    A+ = y`.x`.S

    X+ =a1

    A- = x

    B+ = a0 .y .x

    Y+ = b1

    B- = y

    C+ = b0.x. y

    X- = c1

    C- = x

    Y- = c0.x

  • 43

    A- X+ B-

    S

    b0

    b1

    (A+,B+)

    X-

    S

    b0 b0 (A+,B+)

    A- B- b1

    a1 a0 A+B+ = S.b1

    A- = a1.b1

    B- = a0.b1

    A memria introduzida para assegurar que o passo A- no ocorra antes de (A+,B+) ter sido completado. So extradas as expresses booleanas.

    A+,B+ = x`.S Como a primeira varivel considerada para a expresso a prova da ocorrncia da ao prvia, ento, neste caso A+ e B+ devem ser provados para que se tenha X+

    X+ = a1.b1 A- = x B- = a0.x X- = b0

    Desde que as clulas pontuadas devem ser estados impossveis, considerando as condies normais da sequencia, o problema pode ser ignorado tornando-se: Continuando o mapa.

    Resumindo, quando ocorre um movimento mltiplo, a finalizao de cada passo individual deve ser provada para o prximo passo. A implementao do circuito lgico e do circuito com tecnologia pneumtica, eltrica e CLP, fica a cargo do leitor. Circuito com posies intermedirias de avano

  • 44

    00

    a0`.a1 a0.a1

    b0

    b0

    b1

    a0`.a1

    b1

    c1

    c0

    b1

    S

    A+

    A-

    B+

    B-

    C+

    C-

    A+

    So s vezes necessrias para aes que ocorrem durante o avano de um dado atuador. Em alguns casos as paradas de um atuador no esto definidas apenas para as posies extremas do seu curso. Para se obter a parada de um atuador em posies intermedirias de seu avano, uma vlvula de 3 posies, centrada por mola, deve ser usada pois, neste caso, quando da ausncia de sinais de acionamento, a vlvula deve bloquear o atuador. So possveis duas solues para esta aplicao: Sem o uso de sensores intermedirios Sequncia A+ (iniciado), B+,C+,,A+(finalizado),B-,A-,C-

    Extraindo as equaes booleanas definidoras, tem-se que:

    A+(i) = c0.a0 S B+ = a0`.a1

    C+ = b1 A+(f) = c1 B- = a0`.a1

    A- = b0.c1 C- = a0. a1

    A implementao do circuito lgico e do circuito com tecnologia pneumtica, eltrica e CLP, fica a cargo do leitor.

    Usando sensores intermedirios Sequencia: A+,B+ at b1,C+,B+ at b2,C-,B+ at b3,A-, B- at b0 A soluo deve ser obtida sem o uso da memria para o cilindro B.

  • 45

    A-

    B-

    B+(3)

    C-

    B+(2)

    C+

    00

    b2 b1 10 b0

    a0

    a0

    b1

    b3

    a1

    c1

    c0

    a1

    A+

    B+(1)

    Extraindo as equaes booleanas definidoras, tem-se que:

    A ativao dos sensores referentes s clulas marcadas por um ponto negro, quando do retorno do cilindro B, deve ser verificada, desde que, pode implicar na mudana de estado de algum atuador, cuja atuao esteja vinculada quelas variveis.

    A+ = b0.S B+(1) = a1.c0.b1 C+ = b1.a1 B+(2) = c1.b2 C- = b2 B+(3) = c0.b2.a1 A-= b3 B- = a0

    A implementao do circuito lgico e do circuito com tecnologia pneumtica, eltrica e CLP, fica a cargo do leitor.

    Circuitos ramificados Certas seqncia incluem ciclos internos, condicionados, de modo similar ao estabelecimento de IFs em programao digital. Uma pequena seo da seqncia repetida at que certas condies sejam satisfeitas. Ento, e somente ento, o loop quebrado e o sistema segue o restante da seqncia principal. Estas seqncia produzem uma rede com ciclos internos e com uma raiz comum. Esta a nica exceo para a regra de se usar uma clula somente uma vez durante uma dada seqncia.

  • 46

    00

    11 a1 10 a0

    b0

    b0

    b1

    a1 a0

    b1

    d1

    d0

    b1

    c0 c1

    A+ B+

    A- B- C+

    D+

    C-

    D-

    e

    e

    Segue o Mapa de Karnaugh

    Extraindo as equaes booleanas definidoras, tem-se que:

    A+ = b0.S B+ = a1 C+ = b1.d0.e D+ = c1. C- = d1 D- = c0 A-= d0.b1.e B- = a0

    A implementao do circuito lgico e do circuito com tecnologia pneumtica, eltrica e CLP, fica a cargo do leitor.

    A+

    B+

    C+

    D+

    C-

    D-

    A-

    B-

    e

    e

    e

    e

    Ciclo interno definido por um sensor e

  • 47

    Apndice A

    Sistema Binrio Os nmeros podem ser representados de vrias maneiras, por exemplo, o nmero 5.213 no sistema decimal escrito da seguinte forma:

    (5.213)10 = 3x100 + 1x101 + 2x102 + 5x103 Tal sistema dito basear-se em um fator de multiplicao ou radical de 10. Sendo o mais utilizado, o sistema decimal faz uso de dez dgitos, nomeadamente, 0,1,2,3,4,5,6,7,8,9. A forma generalizada para um nmero N de radical r dada por:

    N = ...+a2r2 + a1r1+ a0r0 + a-1r-1 + a-2r-2 + ... O n de dgitos usados so de 0 at r-1. Considerando r = 2, os dgitos usados so 0 e 1. O sistema de nmeros neste caso conhecido como BINRIO. Um nmero tal como (1011001)2 escrito como:

    (1011001)2 = 1x20 + 0x21 + 0x22 + 1x23 + 1x24 + 0x25 + 1x26 = (89)10 A tabela A.1 mostra os nmeros decimais e seus equivalentes binrios.

    Tabela A.1 Nota-se que o ltimo bit na tabela alterna seu valor toda vez que se desce na tabela. O segundo ltimo bit, repete-se duas vezes para cada alternncia. O terceiro repete-se quatro vezes e assim por diante,

    24 23 22 21 20

    0 0 0 0 0 0

    0 0 0 0 1 1

    0 0 0 1 0 2

    0 0 0 1 1 3

    0 0 1 0 0 4

    0 0 1 0 1 5

    0 0 1 1 0 6

    0 0 1 1 1 7

    0 1 0 0 0 8

    0 1 0 0 1 9

    0 1 0 1 0 10

    0 1 0 1 1 11

    0 1 1 0 0 12

    Binrio Decimal

  • 48

    Tem que ser

    zero

    Tem que ser

    zero

    Quase zero

    correspondendo a 2n vezes Esta propriedade no somente permite a construo de tabelas, de modo mais fcil e rpido, como tambm utilizada na construo de contadores binrios. O ponto (.) usado em um sistema de nmeros de qualquer radical, para distinguir a parte fracionria do nmero, por exemplo, (.688), escrito como:

    (.688)10 = 6x10-1 + 8x10-2 + 8x10-3

    De modo similar, (.1011)2 , escrito como:

    (.1011)2 = 1x2-1 + 0x2-2 + 1x2-3 + 1x2-4 = (11/16)10 ~= (.688)10 Exemplo A.1: Converso do Sistema Decimal para o Binrio.

    (a) (89)10 (b) (11/16)10 ou (.688)10

    (a) O nmero sucessivamente dividido por 2 e o resto introduzido numa linha abaixo, como mostra a tabela A.2.

    0 1 2 5 11 22 44 (89)10

    1 0 1 1 0 0 1 resto

    Tabela A.2

    Logo, (89)10 = (1011001)2 (b) O nmero sucessivamente multiplicado por 2 e o que ultrapassa introduzido numa linha abaixo,

    como mostra a tabela A.3.

    (11/16)10 3/8 3/4 1/2 0

    ultrapassa .1 0 1 1

    (.688)10 .376 .752 .504 .008

    .1 0 1 1

    Logo, (11/16)10 = (.1011)2

  • 49

    (.688)10 ~= (.1011)2