sala 5017 e fermassa@lee.uerj 15 vf.pdf · 2018-02-23 · germano/microeletronica_2016-2.html 1....

Microeletrônica

Prof. Fernando Massa Fernandeshttps://www.fermassa.com/Microeletrônica.php

(Prof. Germano Maioli Penello)

Sala 5017 Efermassa@lee.uerj.br

http://www.lee.eng.uerj.br/~germano/Microeletronica_2016-2.html

1

Modelos para projetos digitais

2

Após ver alguns detalhes da fabricação dos MOSFETs, agora veremos modelos que utilizaremos em designs digitais

De uma forma simples, o MOSFET é analisado em projetos digitais como uma chave logicamente controlada.

Modelos para projetos digitais

3

Um dos pontos importantes em um circuito digital é o tempo de resposta do MOSFET. Para determinar o tempo de resposta, temos que associar ao MOSFET uma capacitância e uma resistência.

Efeito Miller

Considere o seguinte circuito:

Inicialmente: Vin = VDD e Vout = 0

Se as tensões mudarem: Vin = 0 e Vout = VDD

Modelos para projetos digitais

4

Efeito Miller

Considere o seguinte circuito:

Inicialmente: Vin = VDD e Vout = 0

Se as tensões mudarem: Vin = 0 e Vout = VDD

A carga final fornecida é

Modelos para projetos digitais

5

Efeito Miller

Neste exemplo, a capacitância vista pela fonte de entrada e de saída é o dobro da capacitância conectada entre a entrada e a saída

Usaremos este resultado para construir um modelo de MOSFET para análise digital.

Modelo de MOSFET digital

6

Resistência de chaveamento efetiva

Inicialmente o MOSFET está desligado (VGS = 0) e o dreno está em VDD. Aplicando instantaneamente uma tensão VDD na porta a corrente ID que flui inicialmente é:

Modelo de MOSFET digital

7

Resistência de chaveamento efetiva

Como estimar uma resistência para este resultado?

Modelo de MOSFET digitalResistência de chaveamento efetiva

Como estimar uma resistência para este resultado?

Inverso da inclinação da reta

8

Modelo de MOSFET digitalResistência de chaveamento efetiva

9

Modelo inicial para um MOSFET chaveando

Limitação desse modelo: Consideração feita que o tempo de subida e de descida é zero. O ponto que define a chave aberta e fechada é bem definido.

Usado para cálculo a mão, apresentam resultados dentro de um fator de dois do resultado obtido por simulação ou pela experiência.

Modelo de MOSFET digitalResistência de chaveamento efetiva

10

O modelo feito aqui não inclui a redução da mobilidade observada em dispositivos submicron. Um melhor resultado é obtido através de valores medidos ou simulados:

NMOS de canal longo (fator de escala de 1 m e VDD = 5V)

PMOS de canal longo (fator de escala de 1 m e VDD = 5V)

mobilidade do elétron é maior que a do buraco

Modelo de MOSFET digitalResistência de chaveamento efetiva

11

MOSFETs de canal curto não seguem a lei quadrática para a corrente!

NMOS de canal curto

PMOS de canal curto

Usamos a corrente Ion para estimar a resistência

Modelo de MOSFET digitalResistência de chaveamento efetiva

12

MOSFETs de canal curto não seguem a lei quadrática para a corrente!

NMOS de canal curto (fator de escala de 50 nm e VDD =1V)

PMOS de canal curto (fator de escala de 50 nm e VDD =1V)

Usamos a corrente Ion para estimar a resistência

Equações reescritas para incluir L (quando L > ~2)

Modelo de MOSFET digitalEfeitos Capacitivos

13

Adicionando efeitos das capacitâncias no modelo

Cox é a capacitância na região de triodo (superestimado para facilitar as contas à mão – cálculo melhor é feito com simulações)

Capacitância é vista como 2(Cox/2) = Cox

Modelo de MOSFET digitalEfeitos Capacitivos

14

Adicionando efeitos das capacitâncias no modelo

Modelo melhorado

Modelo de MOSFET digitalConstante de tempo

15

Qual é a velocidade de chaveamento do MOSFET?

Constante de tempo n = RnCox

Canal longo:

Mais lento - quadraticamente com LIndependente de WMais rápido para VDD maior

Canal curto:

Mais lento linearmente com LIndependente de WMais lento para VDD maior

Modelo de MOSFET digital

Resumo

16

Tempo de transição e de atraso

17

Relembrando

Tempo de transição e de atraso

18

Tempo de subida - tr

Tempo de descida- tf

Tempo de subida da saída- tLH

Tempo de descida da saída- tHL

Tempo de atraso low to high - tPLH Tempo de atraso high to low - tPHL

Tempo de transição e de atraso

19

No nosso modelo digital:

Ctot = capacitância total entre o dreno e o terra.

Modelo simplificado para ser usado no cálculo a mão apenas!

Exemplo

20

Descarga Carga

Exemplo

21

Descarga Carga

Canal longo

Canal curto (maior resistência de canal)

Exemplo

22

Descarga Carga

23

Simulação

Exemplo

Projeto digital

24

Por que NMOS e PMOS têm tamanhos diferentes?

Projeto digital

25

Por que NMOS e PMOS têm tamanhos diferentes?

Casamento da resistência de chaveamento efetiva

Trabalho 4 – Par CMOS

26

No circuito esquemático que representa um par complementar de transistores CMOS, o transistor N-MOSFET possui um canal com dimensões 180nm de comprimento e 900nm de largura.O canal do transistor P-MOSFET também possui um comprimento de 180nm.

Trabalho 4 – Par CMOS

27

A tecnologia TSMC SCN 018 permite tensão de operação de até 1.8V (Vdd = 1.8V)

O fator de escala nessa tecnologia é de 90nm.

Trabalho 4 – Par CMOS

28

A tecnologia TSMC SCN 018 permite tensão de operação de até 1.8V (Vdd = 1.8V)

O fator de escala nessa tecnologia é de 90nm.

Para fazer o Leiaute no Electric →SETTTINGλ = 90 nm

MOCMOS – 6 Metal LayersCMOS Rule set – Deep

Trabalho 4 – Par CMOS

29

No circuito esquemático que representa um par complementar de transistores CMOS, o transistor N-MOSFET possui um canal com dimensões 180nm de comprimento e 900nm de largura.O canal do transistor P-MOSFET também possui um comprimento de 180nm.

Trabalho 4 – Par CMOS

30

i) Qual deverá ser o valor da largura do canal do transistor P-MOSFET para que a corrente na fonte do P-MOS (Is) quando Vf = 1.8V e Vg = 0V seja igual a corrente de dreno (Id) no N-MOS quando Vf = Vg = 1.8V?

Trabalho 4 – Par CMOS

31

i) Qual deverá ser o valor da largura do canal do transistor P-MOSFET para que a corrente na fonte do P-MOS (Is) quando Vf = 1.8V e Vg = 0V seja igual a corrente de dreno (Id) no N-MOS quando Vf = Vg = 1.8V?

Trabalho 4 – Par CMOS

32

i) Qual deverá ser o valor da largura do canal do transistor P-MOSFET para que a corrente na fonte do P-MOS (Is) quando Vf = 1.8V e Vg = 0V seja igual a corrente de dreno (Id) no N-MOS quando Vf = Vg = 1.8V?

Trabalho 4 – Par CMOS

33

i) Qual deverá ser o valor da largura do canal do transistor P-MOSFET para que a corrente na fonte do P-MOS (Is) quando Vf = 1.8V e Vg = 0V seja igual a corrente de dreno (Id) no N-MOS quando Vf = Vg = 1.8V?

Trabalho 4 – Par CMOS

34

ii) Estime o intervalo de temperatura em torno de 27oC para o qual podemos considerar que essa condição é satisfeita. Explique qual foi o seu critério para estabelecer a partir de quais condições o circuito estará operando fora da especificação.

Trabalho 4 – Par CMOS

35

No circuito esquemático que representa um par complementar de transistores CMOS, o transistor N-MOSFET possui um canal com dimensões 180nm de comprimento e 900nm de largura.O canal do transistor P-MOSFET também possui um comprimento de 180nm.

i) Qual deverá ser o valor da largura do canal do transistor P-MOSFET para que a corrente na fonte do P-MOS (Is) quando Vf = 1.8V e Vg = 0V seja igual a corrente de dreno (Id) no N-MOS quando Vf = Vg = 1.8V?

ii) Estime o intervalo de temperatura em torno de 27oC para o qual podemos considerar que essa condição é satisfeita. Explique qual foi o seu critério para estabelecer a partir de quais condições de operação o circuito estará operando fora da especificação.

1. Enviar o arquivo LTSpice

2. Enviar síntese da análise em .pdf com:

Printscreens.Valor encontrado W(PMOS) = ?Explicar o valor obtido para a razão W(PMOS)/W(NMOS) e qual o modelo mais apropriado.